JPS63163675A - 修正スラント変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、画像のデータ圧縮等に用いる直交変換の１
つである、修正スラント変換装置に関するものである。

従来の技術 従来のスラント変換装置としては、例えばＩＥＥＥ　　
トランザクションズ　オン　コミュニケーションズｖｏ
ｅ、　　Ｃ０Ｍ−２２，Ａ８．ＡＵＧＵＳＴ　　１９７
４　　″スラントトランスフオーム　イメージ　コーデ
ィングウィリアム　Ｋ、　　プラット、つ二ンーシイウ
ン　チェノ　＆　ロイド　Ｒ，ウェルチに示されている
。

従来のスラント変換は、その変換行列ＳＮが目　　　　
　　　　−ｑ　ロ　・・・　０口ＡＯ・・・Ｃ８旬 −Ｉ口　　　　　　　　−世 Ｎ　　　　　　　　　　　　　　　　　　　日くの　　
　　　　　　　　　　　　　　　　　〈ηで表される。

Ｎが４以下の場合には本発明と一致する。Ｎ＝８の場合
の従来のスラント変換の信号図を第５図に示す。１は入
力部分であシ、信号が入力される。２はバタフライ加算
器であり、８個のデータに対して加減算が行われる。３
は乗算器であり、全または槍の実数値が各々４個のデー
タに乗算される。４はバタフライ加算器であり、８個の
データに対して加減算が行われる。６はバタフライ加算
器であり、８個のデータに対して加減算が行われる。６
は乗算器であり、ζまたはＪ７の実ａｌｔ［が各々２個
のデータに乗算される。

７はバタフライ加算器であり、乗算器６で乗算されたデ
ータに対して加減算が行われる。８は出力部分であり、
スラント変換された信号が出力される。

以上の様に構成されたスラント変換装置においては、入
力データ１が、バタフライ加算器２、乗算器３、バタフ
ライ加算器４及び６、乗算器６、バタフライ加算器７と
逐次処理されて、出力データ８が出力される。

発明が解決しようとする問題点 しかしながら上記の様な構成では、乗近器３で回の実数
乗算が必要である。従って、全体では４；１ａｉｐ計１
２回の実数乗算が必要であり、ハードウェア４成が困難
であるという問題点を有していた。

本発明はかかる点に鑑み、スラント行列全若干変更する
ことにより、圧縮効果を劣化させることなく、乗数の数
の削減と全乗算回数全削減した、ハードウェア４成４成
が容易な修正スラント変換装置全提供することを目的と
する。

問題点を解決するだめの手段 本発明は、入力されたデータに、変換Ｓ１、またはＳＮ ロロ　　　００ 一ドー・・・〜Ｔベロー・・・− 一ギ〜・・・〜−孝−・・・〜 Ｏロ　ヘ、　ロロ で与えられる直交変換を行う、修正スラント変換装置で
ある。

作　　用 本発明は前記した行列の変換において、実数乗算の乗数
が１石と槍の２通りとなり、更に、ζ倍はモ倍した値を
単に１ビツトクフトすればよいので、乗算器としてζ倍
の装置全１つ１ｇ成すれば良い。また、それに伴って、
全実数乗算回数も、従来のスラント変換装置の約％とな
る。

実施例 第１図は本発明の修正スラント変換装置の８次元の場合
の信号線図を示す。第１図において９は入力部分であり
、信号が入力される。１ｏはバタフライ加算器であり、
入力部分９で入力された全データに対して加減算を行う
。１１はバタフライ加算器であり、バタフライ加算器１
ｏの全出力データに対して加減算を行う。１２は乗算器
であり、バタフライ加算器１１の出力データのｙ２１固
のデータに対して鳴を乗算する。１３はバタフライ加算
器であり、乗算器１２で乗算されたデータに対して、そ
の値及びその値全２倍した頃の加減算を行う。１４はバ
タフライ加算器であり、バタフライ加算器１３で加減算
が行われたデータ及び行われなかったデータ全てに対し
て加減算を行う。１６は乗算器であり、バタフライ加算
器１４の出力データの中の２１固のデータに対して１４
を乗算する。

１６はバタフライ加算器であり、乗４器１６で乗算され
たデータに対して、その値及びその須全２倍した頭の加
減算を行う。１７は出力部分であり、修正スラント変換
されたデータが出力される。

本発明では乗数は１砧の１種類であり、従来のスラント
変換（第６図参照）の様に’４　”ｒｓ　’％、、ｑ　
　の４種類の乗算器を必要としないので構成が容易とな
る。更に、本発明でＮ個のデータ（１ベクトル）を修正
スラント変換する際に必要となる実数乗算回数は６回で
あり、従来のスラント変換で必要となる実数乗算回数１
２回と較べて％となシ、高速な直交変換が可能となる。

一般にＮ次元の場合でも、本発明では従来のスラント変
換の局となる。

第２図は本シロ明のイ□倍乗算を１３ビン）精度で行う
装置を示す。Ｚｋ２進数にすれば０．０１１１００１０
０００　　であり、左へ１ピントシフトすれば４倍が得
られる。１８は入力端子であり、被乗数が入力される。

１９はシフトレジスタであり、２ビツトシフトして加算
器２０で加算を行えば、入力端子１Ｂから入力されたデ
ータは２通表示で１．０１倍となる。更にその出力とシ
フトレジスタ２１によって６ビツトシフトした値を加算
器２２で加算すれば、入力端子１８から入力されたデー
タは２通表示で１．０１００１０１倍される。

一方、入力端子１８から入力されたデータはシフトレジ
スタ２３によって１ビツトシフトされた後に加算器２４
によって、加算器２２の出力と加算される。加算器２４
の出力をシフトレジスタ２６によって２ピツトシフトす
れば、入力端子１日から入力されたデータｔ　ｍ倍した
僅が出力端子２６を用いた場合には、シフトレジスタは
不要となるので、構成はより簡単となる。

第３図は本発明の修正スラント変換の直交変換関数を、
−例として８次元の場合に図示したものである。上から
周波数の低い順番に記載する。８次元の場合には、従来
のスラント変換の直交変換Ｉ′Ｍ敗との差は僅かであり
、図では判別できないので省略した。

第４図に本発明の修正スラント変換の逆変換の信号線図
を示す。入力部分２７から入力されたデータは、２個が
乗算器２８で１４倍され、そのデータは更にバタフライ
加算器２９によって加算される。次に全データに対して
バタフライ加算器３０によって加Ｍ、算が行われ、その
出力のＨの個数のデータに対しては乗算器３１によって
独倍された後に、バタフライ加算器３２によって乗算器
３１の出力およびその２倍された直が加減算される。次
に全データに対してバタフライ加算器３３で加減算が施
された後、バタフライ加算器３４で加減算ヲ行ない出力
部分３６に出力される。こむで第１図および第４図にお
いて、バタフライ加算器１０，１１および１４は各々バ
タフライ加算器３０．３３および３４と等価であり、一
方、乗算器１２および１６は乗算器２８および３１と同
一であり、それに付随するバタフライ加算器１３および
１６はバタフライ加算器２９および３２と類似しており
、このこと全利用し修正しスラント変換と逆修正スラン
ト変換で１つの装置を共用することも可能である。

第１図の摘倍乗其器１２および１６は１つの乗算器全切
り換えて使用することもできる。

乗算器を使用する代わりに、被乗数で示されるアドレス
に乗算結果を記録したＦｉＯＭ全アクセスすることによ
って乗算結果を得る様な、ｌＩ４成にしてもよい。

発明の詳細 な説明した様に、本発明によれば、実数乗算の乗数が１
通りとなるので高速な乗算器の構成が容易であり、更に
、全実数乗算回数が従来のスラント変換の約％となるこ
とよυ高速で回路構成な直交変換が構成可能であり、且
つその変換係数は通常のスラント変換の係数との差が微
小であるので、スラント変換と同程度の変換性能があり
、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における修正スラント変換装
置の８次元の場合の信号線図、第２図は１３ビツト精匣
の／倍乗算器のブロック図、第３図は本発明の修正スラ
ント変換装置の８次元の場合の直交変換関数の説明図、
第４図は本発明の一実施例における修正スラント変換装
置に対する逆修正スラント変換装置の８次元の場合の信
号線図、第６図は従来のスラント変換装置の８次元の場
合の信号線図である。 １０．１１，１４・・・・・・バタフライ加算器、１２
゜１５・・・・・・府倍乗算器、１３．１６・・・・・
・２倍乗算器付バタフライ加算器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 男Ｏ厘交歪視関ぺ ￥５′１１で利即県区

Claims (1)

1. 【特許請求の範囲】 Ｎ（Ｎ＝２＾ν：νは３以上の自然数）次の入力ベクト
   ルｘ＝（ｘ＿１、・・・、ｘ＿Ｎ）＾Ｔ（Ｔは転置行列
   を表す）に対して、出力ベクトル＠ｘ＠＝（＠ｘ＠＿１
   、・・・、＠ｘ＠＿Ｎ）＾Ｔが、ｋ次の単位行列Ｉ＿ｋ
   とｋ次の零行列Ｏ＿ｋとｋ次の直交行列Ｓ＿ｋによって
   、 ＠ｘ＠＝Ｓ＿Ｎｘまたは＠ｘ＠＝Ｓ＾Ｔ＿Ｎｘただし▲
   数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ ｎ：２の倍数の自然数 と表される変換Ｓ＿ＮまたはＳ＾Ｔ＿Ｎを入力ベクトル
   ｘに行うことを特徴とする修正スラント変換装置。