JPS63157277A - イメ−ジデ−タ間引き方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はイメージデータの間引き処理に於て。

ビットデークの間引き速度に係る問題点を解決するにあ
たり、メモリ中の１ワードを構成するビットに対応した
間引きパターンを指定することにより１間引き処理の高
速化を実現するものである。

〔産業上の利用分野〕

本発明はイメージデータの間引き処理に係り。

特にビットアップ方式を用い、メモリに記↑ａされた画
像データをワード単位で間引き処理を行うイメージデー
タ間引き方式に関するものである。

〔従来の技術〕

第９図に従来の間引き方式のブロック図を示す。

第９図に於て、メモリ２０は、ビットマツプ方式を用い
た画像データを記憶するものである。倍率レジスタ２１
は、ＣＰＵより与えられた画像データの間引き率を記憶
し、カウンタ２２は倍率レジスタ２１に従い、アドレス
発生部２３並びにマルチプレクサ２６に与える間引くパ
ターンを算出するものである。

アドレス発生部２３はメモリ２０に記憶された画像デー
タのアドレスについて、カウンタ２２の出力する間引く
パターンに従い２間引き前の画像データのサースアドレ
スと９間引き処理後の画像データのディスティネーショ
ンアドレスを発生し。

出力部２４はアドレス発生部２３のアドレスをメモリ２
０に出力するものである。レジスタ２５は。

アドレス発生部２３が発生した輩−スアドレスが示す画
像データをメモリ２０より移し一時保持するものである
。

マルチプレクサ２６は、カウンタ２２より与えられる間
引くパターンに従い、レジスタ２５に保持されたデーｌ
内のあるビットデータをシフトレジスタ２７に出力し、
シフトレジスタ２７はマルチプレクサ２６より出力され
たデータが所定の数に達したとき、出力部２８を介して
メモリ２０に出力し、アドレス発生部２３が発生したデ
ィスティネーションアドレスが示す所に記憶させるもの
である。

例えば、この装置を用い横−行単位での間引き処理を行
う場合を示す。まず、アドレス発生部２３ゾ より間引きを行う画像データのダースアドレスを発生さ
せ、この画像データをメモリ２０よりレジスタ２５に転
送する。続いて９間引き率に従いマルチプレクサ２６に
てデータの間引きを行う。ここで１間引き処理を終えた
データは１ビツトづつシフトレジスタ２７に入力するこ
とで、シフトレジスタ２７内に間引き処理後の一行のデ
ータが作成され、メモリ２０に記憶される。

〔発明が解決しようとする問題点〕

上記、従来技術によれば１間引きを行うデータをメモリ
よりレジスタに転送し、マルチプレクサを用いて間引き
処理を行うデータをシフトレジスタにより１ビツトづつ
シフトすることにて作成していた。このため１間引き後
のデータ量が多いときは１間引き処理を行い再びメモリ
に画像データを転送するまでに多くの時間を必要とする
ものであった。

Ｃ問題を解決するための手段〕 第１図に本発明のイメージデータ間引き方式の原理ブロ
ック図を示す。

第１図に於て、メモリｌは、ビットアップ方式を用いた
画像データを記憶するものである。

パターンレジスタ２は、１ワードの画像データについて
、外部より指定された間引くパターンを記憶するもので
あり、アドレス発生部３はパターンレジスタ２の間引く
パターンに従い、メモリ１に記憶された画像データのア
ドレスを発生するものである。レジスタ４はメモリ１に
予め記憶された画像データを、アドレス発生部３のアド
レスに応じｌワード単位で読み取り保持するものである
。

間引き回路５は、レジスタ４に保持された１ワードの画
像データよりパターンレジスタ２が示す間引くパターン
に応じ９間引きされないビットのデータのみを取り出す
ものである。

出力回路６は９間引き回路５にて間、引かれた画像デー
タを記憶し０間引き回路５より出力される画像データが
１ワードに達する度にメモリｌに対し間引き処理を終え
た画像データを出力するものである。

〔作用〕

第２図に画像データ間引き方式説明図、第３に間引き動
作説明図を示す。

第２図に於て、１ワードを１６ビツトとしレジスタ４に
１６ビツトの間引き前の画像データが保持され、パター
ンレジスタ２に間引くパターンが記４ｇされるものとし
１間引き回路５では例えばパターンレジスタ２に記憶さ
れたデータの各ビットについて、“０”であれば間引か
れず“１”であれば間引き処理を行うものとすると、メ
モリ１には　第２図図示出力データで示す間引き処理後
の画データを得ることができる。

この間引き方式を用い、第３図図示メモリ１に記憶され
た縦横１６ビツトの画像データを１／２に縮小する場合
を示す。ここで、１ワードを１６ビツトとし２画像デー
タの間引くパターンを第３図図示パターンレジスタ２に
示すものとする。まず、パターンレジスタ２に従いアド
レス発生部３より画像データのアドレスを発生し、この
アドレスの画像データをレジスタ４に保持させる。

続いて、レジスタ４に保持された画像データより、パタ
ーンレジスタ２の示す間引き処理されないビットのデー
タのみを間引き回路５にて選択し。

出力回路６にてメモリ１に出力するものである。

この動作を行単位に間引きつつ行うことにより。

メモリ１に記憶された画像データを縦方向・横方向につ
いて間引き処理されたものが、再びメモリ１にて記憶さ
れる。

このように本発明にあっては１個々の間引き処理を１ワ
一ド単位に行うため処理速度の向上が実現できる。

〔実施例〕

第４図に本発明の一実施例を示す。

第４図に於て、第１図と同一符号のものは同一の機能ブ
ロックである。出力回路６はバレルシフタ１０．マージ
部１１．　　レジスタ１２で構成され。

バレルシフタ１０は１間引き回路５より出力される間引
き処理後のデータを１ワード内のどのビット位置に入れ
るかを選択しシフトするものであり。

マージ部１１は、バレルシフタ１０を介しシフトさせた
間引き処理後の画像データを記憶し、このデータが１ワ
ードに達するとレジスタ１２に出力し、残りのデータを
１ワード内の上位ビットに転送して保持するものである
。

出力部７はアドレス発生部３が発生するアドレスをメモ
リに対し出力するものであり、出力部８はレジスタ１２
が記憶した１間引き処理後の１ワードの画裸データをメ
モリ１に対し出力するものである。

間引き回路５は、第５図の間引き回路回路図で示すよう
構成される。第５図に於て各セルはそれす ぞれマルチプレクｌであり、ＤＯＯ−Ｄ１５は間引き処
理前の画像データを、５００−３１５にはパターンレジ
スタ２からの間引きパターンを与えることにより、ＱＯ
Ｏ−Ｑ１５にて間引き処理後で１例えば４ビツトを１ワ
ードとし間引き前の画像データを示す各ビットにＡ、Ｂ
、Ｃ，Ｄと符号を付し１間引きパターンを“１０１０”
とすると。

第６図図示各マルチプレクサの出力Ｙに現れる信号は第
６図図示のようになり１間引き回路の出力ＱＯＯ−ＱＯ
３にはそれぞれＢ、　０．　０’、　０”の信号が出力
される。このように第５図図示の回路にて２間引きパタ
ーンに従うデータの間引きが可能となる。

第７図に一実施例の動作説明図を示す。

例えば、１ワードを１６ビツトとし１間引き前ソ の画像データは、第７図図示メモリ１の４−ス側画面に
示すアドレス″Ｓ″より、縦横ｎｘＷＳワードデータで
構成され２間引き処理後の画像データを、アドレス″Ｄ
”より始まる縦横ｍｘＷＤワードの領域に記憶させるも
のとする。

ここで、パターンレジスタ２に第７図図示のデータが記
憶されるものとすると、まずアドレス発生回路３よりパ
ターンレジスタ２のデータに従い。

例えば、ビットデータが“Ｏ”の行の画面左端のワード
のアドレス即ち第７図図示“Ｓ　＋　Ｗ　Ｓ”のアドレ
スを発生する。このアドレスのデータを第４図図示レジ
スタ４に移し１間引き回路５にて間引き処理を行う。

続いて、出力回路６にて間引き処理後の１ワードのデー
タの作成を行う。第８図に出力回路動作説明図を示す。

第８図に於て、レジスタ４に記憶された間引き処理前の
画像データは間引き回路５にて間引き処理を行われる。

この結果ビット数を減らされた画像データはバレルシフ
タ１０に出力される。バレルシフタ１０では、前回間引
き処理された画像デ−夕の後に続くよう間引き回路５よ
り出力された画像データをシフトする。このシフトされ
た画像データと、前回間引き処理された画像データとを
マージ部１１にて混合し１間引き処理後の画像データが
１ワードに達した後レジスタ１２に出力する。残りのデ
ータを次回の混合データとして保持し２次回間引き処理
を終えた画像データと混合することにより１間引き処理
後の画像データを１ワ一ド単位に整え出力することが可
能となる。

これらの第８図に示す処理を経て１間引き処理後の１ワ
ードの画像データを第７図図示メモリ１のディスティネ
ーション側画面を示すアドレス“Ｄ”より逐次記憶させ
ることにより画像データの間引き処理が行われ、以下、
第７図図示メモリ１の￥−ス側画面に示すアドレス“３
＋ｗｓ”の行のワードデータに続き、同様にＳ＋３ＷＳ
”。

−−−−一−−−“Ｓ　＋　（ｎ　−１）−ＷＳ”のア
ドレスが示す行のワードデータを間引き処理することに
より。

画像データの縦方向及び横方向についての間引き処理が
行われる。

この結果、メモリｌのアドレス“Ｄ”以降にて間引き処
理後の画像データを得ることが実現し。

メモリ１に予め記憶された画像データをワード単位で処
理することにより処理速度の向上が可能となった。

〔効果〕

以上詳細に説明したように１本発明によれば。

ビットマツプ方式を用いた画像データの間引き処理に於
て、ｌワード単位で画像データの間引き処理を行う間引
き回路を用いたことにより、データの間引き処理におけ
る処理速度が大幅に向上し。

従来の方式による１ビット単位に処理する場合に比べ、
処理時間の短縮に効果を有すイメージデータ間引き方式
を実現することができる。

【図面の簡単な説明】

第１図は９本発明のイメージデータ間引き方式原理ブロ
ック図。 第２図は２本発明の画像データ間引き方式説明図。 第３図は１間引き動作説明図。 第４図は２本発明の一実施例。 第５図は１間引き回路回路図。 第６図は２間引き回路動作説明図。 第７図は、一実施例の動作説明図。 第８図は、出力回路動作説明図。 第９図は、従来の間引き方式ブロック図を示す。 図面に於て。 ｄメ・ ■は、メモリ。 ２は、ノセターンレジスタ。 ３は、アドレス発生回路。 ４は、レジスタ。 ５は２間引き回路。 ６は、出力回路。 ７．８は、出力部。 １０は、バレルシフタ。 １１は、マージ部、 １２は、レジスタ。 ２０は、メモリ。 ２１は１倍率レジスタ。 ２２は、カウンタ。 ２３は、アドレス発生部。 ２４．２８は、出力部。 ２５は、レジスタ。 ２６は、マルチプレクサ。 ２７は、シフトレジスタをそれぞれ示す。 ］］メージデ゛−７丁菌引？べ斥埋デ０ｙ７Ｄ療１ｒ！
３ ト、　　　　　′ ヘ　　　　　　ヘ １　　　　　　や　　　　　　−１ １ト　　　　　巨　　　　　”＋５ 聞引シ数作＄兇明凹 滓３　図 Ｐｕ ネ臂朗の一突嬌伊Ｊ 庫４　図 間引さ回路動イ乍篭萌図 垢　４ｙ３ １ワード ！ワード 出７７目酪動作盲愛朗１ 坪８凹

Claims (1)

1. 【特許請求の範囲】 ビットマップ方式を用い、画像データを記憶するメモリ
   を有する画像処理装置に於て、 画像データを記憶するメモリ（１）と、 上記画像データの間引きパターンを、記憶するパターン
   レジスタ（２）と、 上記パターンレジスタ（２）の出力に従い上記メモリ（
   １）に対しアドレスを発生するアドレス発生部（３）と
   、 上記アドレス発生部（３）から発生されたアドレスに従
   い、上記メモリから読み出された間引き処理前の画像デ
   ータを保持するレジスタ（４）と、上記パターンレジス
   タ（３）の出力に従い、上記レジスタ（４）に記憶され
   た画像データの間引き処理を行う間引き回路（５）と、 上記間引き回路（５）より出力された間引き処理後の画
   像データが、所定のビット数に達する度に上記メモリ（
   １）に書き込む出力回路（５）とを備え、上記メモリ（
   １）に記憶された画像データについて、ワード単位にて
   間引き処理を行うことを特徴としたイメージデータ間引
   き方式。