JPS6315585B2 - - Google Patents

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、情報処理装置のデイスプレイの表示
制御において、ラインバツフアを設けないで、直
接画面メモリーから読み出すダイレクトメモリー
アクセス（Direct Memory Access：以下DMA
と略記する）方式を採用し、MPUの１サイクル
の周期をMPUサイクルとDMAサイクルとに分
割して動作させた場合のクロツク位相の補正方法
に関する。

(2) 技術の背景 情報処理装置のデイスプレイの表示制御におい
てはMPUを利用して画面メモリーからデータを
読み出す方法が一般的に考えられるが、デイスプ
レイCRTのフレーム数を大体45位として、横１
行の文字数を80とすれば１水平走査における１文
字分の走査時間は約500nsとなる。一方汎用MPU
の１サイクルは大体1μsが普通である。従つてこ
のような汎用MPUを利用してデータの表示を行
なおうとしても間に合わないこととなる。

このため、MPUを利用せずに、画面メモリー
をハードで直接読み出すDMAの手法がよく用い
られる。これは、画面メモリーを画面表示上の奇
数番地に対応するデータ用のものと偶数番地に対
応するデータ用の二つに分割しておき、一方
MPUの１サイクルの期間をMPUがデータバスを
占有する期間（φ₂期間と呼ぶ）と占有しない期
間（φ₁期間と呼ぶ）に分けて、このφ₁期間を利
用して前記２組の画面メモリーから、隣接する奇
数番データと偶数番データを同時に読み出し、レ
ジスタに保持させるのであるが偶数番データ用に
特に別個のレジスタを設け、偶数番データは一旦
これに保持させた後順次キヤラクタジエネレータ
をアクセスするという方法である。

一方近時、デイスプレイの表示制御用として表
示用ブラウン管（CRT）の走査その他の動作に
必要な各種の信号を発生するLSIすなわちCRT
LSIが用いられるようになつて来た。

しかるに、DMAにこのCRT LSIを通常の用
い方で用いるとφ₁期間やφ₂期間を規定する信号
波形がCRT LSIの発生するDMAアドレスに対
し逆位相で現われる場合があり、その結果、表示
画面上の文字が１文字分シフトして画面の右端の
文字が欠けるという問題があり表示部駆動回路と
してCRT LSIを用いることができなかつた。

(3) 従来技術と問題点 従来のDMA方式の基本動作系統図を第１図
に、またその動作タイミング関係を第２図に示
す。

第１図中１はMPUからのアドレスデータバス、
２はDMAアドレスデータバス、３はマルチプレ
クサー、４は奇数番データを格納している画面メ
モリー、５は偶数番データを格納している画面メ
モリー、６は偶数番画面メモリー５に対応するレ
ジスタＢ、７はマルチプレクサー、８はレジスタ
Ａ、９はキヤラクタゼネレータ、１０はデータバ
スＡ、１１はデータバスＢ、１２はアドレスデー
タバス、１３は双方向バスドライバ・レシーバ
ー、１４はパラ・シリ変換回路をそれぞれ示す。

今MPUの１サイクルの期間の前半をφ₁期間と
し、後半をφ₂期間とすると、後半の期間（φ₂期
間）では、データバスＡ１０及びアドレスデータ
バス１２はMPUが占有するので、DMA動作は
前半の期間（φ₁期間）で行なわれなければなら
ない。

このためDMAアドレスデータバス２で送られ
て来たアドレスデータはマルチプレクサ３を経て
奇数番画面メモリー４と偶数番画面メモリー５を
同時にアクセスする。この時マルチプレクサ７は
データバスＡ１０の信号を通過させるようになつ
ている。

このためこのφ₁期間では、奇数番画面メモリ
ー４のデータはレジスタＡ８の入力側に保持さ
れ、偶数番画面メモリー５のデータはレジスタＢ
６の入力側に保持される。次に後半のφ₂期間で
は、マルチプレクサ３はDMAアドレスデータバ
ス２からの信号は通過させず、従つて、奇数番画
面メモリー４や偶数番画面メモリーの出力は表示
データではない。一方、レジスタＡ８の入力側に
保持されていた奇数番アドレスデータはその出力
側に移り、レジスタＢ６の入力側に保持されてい
た偶数番アドレスデータはその出力側に移り、マ
ルチプレクサ７は前記レジスタＢ６の出力信号を
レジスタＡの入力側に導くように動作する。そし
てこのφ₁期間とφ₂期間の切換えはMPUサイクル
の２分の１の周期を有するキヤラクタクロツクに
よつて行なつている。レジスタＡやレジスタＢの
保持データが入力側から出力側へ移行するのもこ
のキヤラクタクロツクによつて行なわれる。次の
φ₁期間では、奇数番画面メモリー４及び偶数番
画面メモリー５のそれぞれ次のデータがアクセス
され、マルチプレクサ７は奇数番データをレジス
タＡ８の入力側に導くように動作し、偶数番デー
タはレジスタＢ６の入力側に保持される。この
時、レジスタＡ８の出力側には１回目の偶数番デ
ータが現われており、パラ・シリ変換回路１４の
出力には１回目の奇数番データに対応する信号が
現われる。すなわち、２回目のφ₁期間に至つて
初めて１回目のφ₁期間に読み出した奇数番アド
レスデータに対応する信号がパラ・シリ変換回路
１４の出力に現われるので、読み出し時期に対し
て、キヤラクタクロツク２周期分の遅れがあるこ
とになる。これは、レジスタＡ８及びキヤラクタ
ゼネレータ９の２箇所のそれぞれにおいて、入力
期間と出力期間がキヤラクタクロツク１周期分だ
けシフトしているからである。このためCRT上
のスイープの開始時点はDMAアドレスデータが
奇数番の第１のアドレスをアクセスする時点より
もキヤラクタークロツク２周期分の時間だけ遅ら
せ時点に設定されている。以上述べて来た一連の
動作を図式化すると第２図の如くなる。

図中１５はφ₁期間を規定する波形（φ₁波形）
であり図面の下方に向つて時間が経過することを
示している。この波形が“１”の時がφ₁期間で
あり“０”の時がφ₂期間に当る。１６はφ₁波形
と丁度逆位相の関係になる波形（φ₂波形）であ
りこの波形が“１”の時はφ₂期間であり、“０”
の時はφ₁期間に当る。１７はφ₁期間とφ₂期間の
切換えタイミングを規定するキヤラクタクロツク
（C.C）である。１８はCRT水平走査鋸歯状波信
号を示し、１８′は水平走査開始点を示す。表中
の，、等は第１図の同様マークの付されて
いる位置を示す。また、〔１〕、〔２〕、〔３〕…の
数字は画面メモリー４及び同５に格納されている
表示データを現わす。第２図から分ることはφ₁
波形１５が最初に“１”になつた時にデータバス
１０に１番の表示データ、データバス１１に
２番の表示データがそれぞれ表われること、及び
CRTの水平走査が開始する時点は最初のキヤラ
クタークロツクから２周期遅れた時点であるとい
うことである。

CRT LSIを用いた場合CRT LSIはクロツク発
生回路からキヤラクタクロツクの供給を受けて
DMAアドレス信号やCRTの水平、垂直の走査用
鋸歯状波を発生する。

一方、φ₁波形、φ₂波形もキヤラクタクロツク
に同期してクロツク発生回路で作られる。ところ
がφ₁波形、φ₂波形はキヤラクタクロツクに同期
はしているが動作開始時点において“１”から始
まるか“０”から始まるかについては全くランダ
ムである。

従つて、第２図においてφ₁波形１５とφ₂波形
１６とが丁度入れ替つた状態で動作を開始するこ
とがありうる。

このような場合、各部分に現われるアドレスデ
ータがどのようになるかであるが、、にそれ
ぞれ１番、２番の表示データが現われるのはφ₁
波形が“１”の時なのであるから結果としては第
２図中央部分の表の各データ番号が一周期分だけ
下へ下つた状態即ち遅れた状態で現われることと
なる。しかし、CRTの水平走査開始点はCRT
LSIによつて依然として２周期遅れの時点から開
始される。この結果CRT上での表示は、第１文
字目の位置には文字が現われず第２文字目の位置
から第１文字が表示され、以下順次表示されて行
き最後の１文字はCRT上から欠けてしまうとい
う重大な問題に直面する。

(4) 発明の目的 本発明は上記の欠点に鑑み、簡単な回路を付加
することにより、CRT LSI内で発生するDMA
アドレスの最下位ビツトの値と極性が固定した関
係にある信号（Ho信号）をφ₂波形の代りに用い
ることによりCRT上の文字の空白や欠落を除去
しようとするものである。

(5) 発明の構成 動作起動時、MPUは二相クロツク発生回路で
発生されたφ₁波形及びφ₁波形によつて動作を開
始し、MPUが動作を開始してCRT LSIに対して
データをセツトした後は、CRT LSI内で発生さ
れるDMAアドレスの最下位ビツトの値と一定の
関係にあるクロツク信号（Ho信号と呼ぶ）を、
切替回路によつて、φ₁波形、φ₂波形の代りに用
いるようにしたものである。

(6) 発明の実施例 第３図に本発明に用いる回路実施例を示す。番
号１９はフリツプフロツプ、２０及び２０′は
AND回路、２１はOR回路、２２〜２８は信号入
出力ラインをそれぞれ示す。ライン２２にキヤラ
クタロツクが加えられている。ライン２３には
MPUからMPUによつてCRT LSIにデータがセ
ツトされ終ると終つたことを示す信号（クロツク
チエンジ信号）が伝達されてくる。ライン２４に
はCRT LSIからHo信号が加えられている。ライ
ン２５には２相クロツク発生回路からのφ₂信号
が加えられている。

クロツクチエンジ信号が到達する前はフリツプ
フロツプ１９の出力は端子が“０”で端子が
“１”となつている。

従つてAND回路２０には出力が現われない。
これに対してAND回路２０′にライン２５を経て
加えられているφ₂信号が出力側に現われOR回路
２１を通過して出力ライン２８に現われる。

クロツクチエンジ信号が到達するとフリツプフ
ロツプ１９はクロツクチエンジ信号の到達後初め
て到達するキヤラクタクロツクによつてその出力
が反転する。即ち端子が“１”となり端子が
“０”となる。この場合にはAND回路２０にライ
ン２４から加えられているHo信号が出力側へ現
われ、一方AND回路２０′の出力側には信号が現
れず、その結果ライン２８にはHo信号が現われ
ることとなる。Ho信号はDMAアドレスの最下
位ビツトの値と一定の関係にある信号であるから
これをφ₂波形の代りに用いると第２図で示され
るタイミング関係即ちφ₁波形が“１”で始まる
時点とCRTの水平走査開始時点のタイミング関
係が常に維持され、その結果CRT上で、第１文
字目がブランクとなり行の末字が欠落するという
ことは起り得なくなる。

ここで、最初からHo信号を用いず途中から切
替えているのは次の理由による。即ち、Ho信号
はMPUによつて各種のデータがセツトされた後
でなければ発生しないこと、そして、MPUは
φ₁，φ₂のクロツクをまず供給しなければ動作し
ないことによる。従つて、まずクロツクを発生さ
せ、それによりMPUを動作させ、そのMPUによ
つてCRT LSIにデータをセツトし、それによつ
てHo信号が発生した後に初めてφ₂信号からHo信
号に切替えることになるのである。

(7) 発明の効果 ２相クロツク式のMPUを用いたデイスプレイ
の表示制御においてDMA方式を採用した際従来
はCRT LSIを用いることができなかつたのであ
るが、本発明によりCRT LSIを用いることがで
きるようになつた。

【図面の簡単な説明】

第１図は従来のDMA方式の基本動作系統を示
す図、第２図は第１図における動作タイミング関
係を示す図、第３図は本発明に用いる回路の実施
例を示す図である。 １……MPUアドレスデータバス、２……
DMAアドレスデータバス、３，７……マルチプ
レクサー、４……奇数番画面メモリー、５……偶
数番画面メモリー、６……レジスタＢ、８……レ
ジスタＡ、９……キヤラクタゼネレータ、１０…
…データバスＡ、１１……データバスＢ、１２…
…アドレスデータバス、１３……双方向バスドラ
イバー・レシーバ、１４……パラシリ変換回路、
１５……φ₁波形、１６……φ₂波形、１７……キ
ヤラクタクロツク、１８……CRT水平走査鋸歯
状波信号、１８′……水平走査開始点、１９……
フリツプフロツプ、２０，２０′……AND回路、
２１……OR回路、２２〜２８……信号入出力ラ
イン。

Claims (1)

【特許請求の範囲】
1. １ ２相クロツク信号で動作するMPUを用いた
   デイスプレイ表示制御において、画面メモリーを
   複数のグループに分割しDMAにより表示データ
   を取り出す方法を用いかつ表示駆動回路が駆動動
   作を開始した後は上記２相クロツクを前記表示駆
   動回路で発生しDMAアドレスの最下位ビツトと
   同一値を有する信号によつて置き換えることを特
   徴とするMPUクロツク位相補正方法。