JPS6315436A - ボンディングパッド電極の形成方法 - Google Patents
ボンディングパッド電極の形成方法Info
- Publication number
- JPS6315436A JPS6315436A JP16027486A JP16027486A JPS6315436A JP S6315436 A JPS6315436 A JP S6315436A JP 16027486 A JP16027486 A JP 16027486A JP 16027486 A JP16027486 A JP 16027486A JP S6315436 A JPS6315436 A JP S6315436A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bonding pad
- layer
- metal film
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000010410 layer Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 238000005275 alloying Methods 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 19
- 229910052737 gold Inorganic materials 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229940125782 compound 2 Drugs 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
末完１！１のボンディングパッド電極の形成方法は、化
合物半導体基板に形成された不純物導電領域の旧に第１
の金属膜を被着して該不純物々゛１［領域との間でオー
ミックコンタクトを形成し、かつ同１１１１に該第１の
金属膜を化合物゛ｈ導体基板に直接被着してボンディン
グパッド用の第１の層を形成する工程と、層間絶縁膜の
上に第２の金属膜を被着して配線用金属膜ｆ膜な形成し
、かつ同時に該第２の金属膜を前記第１の層のＬにも直
接被着してボンディングパッド用の第２の層を形成する
工程とをイｉすることを特徴とする。第１の金属膜は化
合物゛ｈ導体基板に対し極めて密着性が良好であるから
、ワイアポンディングの際の化合物半導体）＾板とのは
がれの少ないボンディングパッド電極を１１）ることが
できる、またボンディングパッド電極を構成する第１の
金属膜および第２の金属膜はそれぞれ半導体デバイスの
形成に用いられる金属膜を用いて形成されるものだから
、特別のボンディングパッド電極の形成ｆ程が不要とな
る。
合物半導体基板に形成された不純物導電領域の旧に第１
の金属膜を被着して該不純物々゛１［領域との間でオー
ミックコンタクトを形成し、かつ同１１１１に該第１の
金属膜を化合物゛ｈ導体基板に直接被着してボンディン
グパッド用の第１の層を形成する工程と、層間絶縁膜の
上に第２の金属膜を被着して配線用金属膜ｆ膜な形成し
、かつ同時に該第２の金属膜を前記第１の層のＬにも直
接被着してボンディングパッド用の第２の層を形成する
工程とをイｉすることを特徴とする。第１の金属膜は化
合物゛ｈ導体基板に対し極めて密着性が良好であるから
、ワイアポンディングの際の化合物半導体）＾板とのは
がれの少ないボンディングパッド電極を１１）ることが
できる、またボンディングパッド電極を構成する第１の
金属膜および第２の金属膜はそれぞれ半導体デバイスの
形成に用いられる金属膜を用いて形成されるものだから
、特別のボンディングパッド電極の形成ｆ程が不要とな
る。
本ｆｆｉ ＩＩはボンディングパッド電極の形成方法に
関するものであり、更に詳しく言えば、化合物゛−導体
基板上に形成されるボンディングパッド電極の形成方法
に関するものである。
関するものであり、更に詳しく言えば、化合物゛−導体
基板上に形成されるボンディングパッド電極の形成方法
に関するものである。
０′Ｓ２図は従来例の形成方法に係るボンディングパッ
ド電極の断面図であり、ｌはＧａＡｓ基板（化合物゛ｈ
導体）ある、また２はＳ＋（ｈＩＶ２であり、３はボン
ディングパッド電極としてのＡｕ系メタル膜である。
ド電極の断面図であり、ｌはＧａＡｓ基板（化合物゛ｈ
導体）ある、また２はＳ＋（ｈＩＶ２であり、３はボン
ディングパッド電極としてのＡｕ系メタル膜である。
このように、従来の形成方法によれば５１２１ｆ１２（
絶縁１膜）の上にＡ、系メタル膜３を形成する。
絶縁１膜）の上にＡ、系メタル膜３を形成する。
ところでＳ、Ｏ？膜２とＡｕ系メタル膜３との密着度は
あまり良くないため、Ａｕ メタル膜３にワイヤポンデ
ィングするとき該Ａｕ系メタル１模３がＳ、０２１１！
２２からはがれるという問題点がある。
あまり良くないため、Ａｕ メタル膜３にワイヤポンデ
ィングするとき該Ａｕ系メタル１模３がＳ、０２１１！
２２からはがれるという問題点がある。
未発１！１はかかる従来例の問題点に鑑みて創作された
ものであり、ワイヤポンディングするときはがれのない
ボンディングパッド電極の形成方法の提供を目的とする
。
ものであり、ワイヤポンディングするときはがれのない
ボンディングパッド電極の形成方法の提供を目的とする
。
本発明のボンディングパッド電極の形成方法は、化合物
半導体基板に形成された不純物々゛１［領域のにに第１
の全屈ＩＩ！２を被着して該不純物導電領域との間でオ
ーミックコンタクトを形成し、かつ同時に該第１の金属
膜を化合物半導体基板に直接被着してボンディングパッ
ド用の第１の層を形成する工程と、層間絶縁膜の上に第
２の金属膜を被着して配線用金属膜を形成し、かつ同時
に該第２の金属膜を前記第１の層の七にも直接被着して
ボンディングパッド用の第２の層を形成する工程とを右
することを特徴とする。
半導体基板に形成された不純物々゛１［領域のにに第１
の全屈ＩＩ！２を被着して該不純物導電領域との間でオ
ーミックコンタクトを形成し、かつ同時に該第１の金属
膜を化合物半導体基板に直接被着してボンディングパッ
ド用の第１の層を形成する工程と、層間絶縁膜の上に第
２の金属膜を被着して配線用金属膜を形成し、かつ同時
に該第２の金属膜を前記第１の層の七にも直接被着して
ボンディングパッド用の第２の層を形成する工程とを右
することを特徴とする。
不純物導電領域とオーミックコンタクトを形成する第１
の金属膜は、化合物半導体基板に対しても４ Ｒ度の高
いコンタクトを形成する。従ってワイヤポンディングの
際のはがれの少ないボンディングパッド電極を得ること
ができる。なお化合物半導体基板は一般に絶縁性又は半
絶縁性であるから、該ノ、（板を通じて内部の半導体デ
バイスに電流が流れ込むという不都合はない。
の金属膜は、化合物半導体基板に対しても４ Ｒ度の高
いコンタクトを形成する。従ってワイヤポンディングの
際のはがれの少ないボンディングパッド電極を得ること
ができる。なお化合物半導体基板は一般に絶縁性又は半
絶縁性であるから、該ノ、（板を通じて内部の半導体デ
バイスに電流が流れ込むという不都合はない。
またボンディングパッド電極を構成する第１の金属膜お
よび第２の金属膜も内部半導体デバイスを形成するとき
の金属膜は、用いるものであるから、特別のボンディン
グパッド電極形成用の工程が不要である。
よび第２の金属膜も内部半導体デバイスを形成するとき
の金属膜は、用いるものであるから、特別のボンディン
グパッド電極形成用の工程が不要である。
次に図を参照しながら未発１５１の実施例について説明
する。第１図は未発Ｉｌ＋の実施例に係るボンディング
パッド電極の形成方法を説明する断面図である。
する。第１図は未発Ｉｌ＋の実施例に係るボンディング
パッド電極の形成方法を説明する断面図である。
（１）第１図（ａ）において、４はＧａ Ａｓ基板であ
り、半絶縁性（例えばｔｏｔ 〜ｌｏ’ｌΩ・ｃｍ）の
化合物半導体基板である。５はＦＥＴのチャネル領域を
形成するｎ型Ｇａ Ａ？基板５であり、６はＦＥＴのソ
ース会ドレインとしての高濃度ｎａＧａ Ａｓ領域であ
る。また７はＦＥＴのゲート電極としての−Ｓ１膜であ
り、ｎ型Ｃ；ａ Ａｓ領域５に対してショットキーバリ
ア電極を形成している。ここまでの製造工程は公知の方
法により行われる。
り、半絶縁性（例えばｔｏｔ 〜ｌｏ’ｌΩ・ｃｍ）の
化合物半導体基板である。５はＦＥＴのチャネル領域を
形成するｎ型Ｇａ Ａ？基板５であり、６はＦＥＴのソ
ース会ドレインとしての高濃度ｎａＧａ Ａｓ領域であ
る。また７はＦＥＴのゲート電極としての−Ｓ１膜であ
り、ｎ型Ｃ；ａ Ａｓ領域５に対してショットキーバリ
ア電極を形成している。ここまでの製造工程は公知の方
法により行われる。
次に約４０００人のＡｕＧｅ Ａｕ膜８をソース・ド
レイン領域及びボンディングパッド領域にリフトオフ法
で形成する。これによりＦＥＴ側ではソース・ドレイン
電極が形成されるとともに、ボンディングパッド側では
ボンディングパッドを構成する第１層目の金属膜が形成
される０次いでアロイ処理を施すと、ＦＥＴ側ではＡｕ
Ｇｅ Ａｕ膜８と高濃度ｎ型Ｇ４Ａｓ領域６との間で
オーミックなコンタクトが形成されるとともに、ボンデ
ィングパッド側ではＡｕＧｅ Ａｕ膜８とＧａＡｓ基
板４とがアロイ化して密着性の極めて強いコンタクトが
形成される。
レイン領域及びボンディングパッド領域にリフトオフ法
で形成する。これによりＦＥＴ側ではソース・ドレイン
電極が形成されるとともに、ボンディングパッド側では
ボンディングパッドを構成する第１層目の金属膜が形成
される０次いでアロイ処理を施すと、ＦＥＴ側ではＡｕ
Ｇｅ Ａｕ膜８と高濃度ｎ型Ｇ４Ａｓ領域６との間で
オーミックなコンタクトが形成されるとともに、ボンデ
ィングパッド側ではＡｕＧｅ Ａｕ膜８とＧａＡｓ基
板４とがアロイ化して密着性の極めて強いコンタクトが
形成される。
（２）次に第１図（ｂ）に示すように、全面に層間絶縁
膜としてのＳ ＋ Ｏ？Ｉ模９を形成した後、パターニ
ングして開ｔｒ Ｗ ｔ ｏ 、 ｔ ｔを形成する。
膜としてのＳ ＋ Ｏ？Ｉ模９を形成した後、パターニ
ングして開ｔｒ Ｗ ｔ ｏ 、 ｔ ｔを形成する。
（３）次いで第１図（Ｃ）に示すように。
約１０００人（７） ｗｓ＋ 又はＴ、Ｎ １１！２１
２を全面に形成し、さらにその七に約１０００人のＡ、
又はＴ ＋ ／ Ｐ ｔ ／ Ａ ｕ 蒸着膜１３を形
成する。讐Ｓｉ 又はＴＩＮ ＩＮ ｔ ２はＧａの拡
散防止のためのバリア膜としてのＲ７Ｅを有し、Ａｕ又
はＴ ｉ ／ Ｐ ｔ ／Ａｕ蒸若蒸着膜は電流の流れ
を一様化して金メッキ膜形成工程における膜厚の均等化
の機能を有する。
２を全面に形成し、さらにその七に約１０００人のＡ、
又はＴ ＋ ／ Ｐ ｔ ／ Ａ ｕ 蒸着膜１３を形
成する。讐Ｓｉ 又はＴＩＮ ＩＮ ｔ ２はＧａの拡
散防止のためのバリア膜としてのＲ７Ｅを有し、Ａｕ又
はＴ ｉ ／ Ｐ ｔ ／Ａｕ蒸若蒸着膜は電流の流れ
を一様化して金メッキ膜形成工程における膜厚の均等化
の機能を有する。
（４）次に第１図（ｄ）に示すように、Ａ、蒸着膜１３
上に第２層目の配線パターンを形成した後１．約ｌルの
Ａ、メッキ膜を形成する。その後配線以外の部分のＡｕ
又はＷＳｉ を除去する。これによりＦＥＴ側では所定
の電極配線を形成することができるとともに、ボンディ
ングパッド側では所定のボンディングパッド電極を形成
することができる。
上に第２層目の配線パターンを形成した後１．約ｌルの
Ａ、メッキ膜を形成する。その後配線以外の部分のＡｕ
又はＷＳｉ を除去する。これによりＦＥＴ側では所定
の電極配線を形成することができるとともに、ボンディ
ングパッド側では所定のボンディングパッド電極を形成
することができる。
以り説１！１シたように、本発明の実施例によればボン
ディングパッド電極の第１層目の金ＩＪ＆膜（ＡｕＧｅ
Ａｕ膜８）がＧａ Ａｓ基板４に強度の密着度をもって
コンタクトしているので、従来の問題点であるワイヤポ
ンディングする際のポンディングバット電極のはがれを
有効に防ＩＦすることがＮｆ ｆｉとなる。
ディングパッド電極の第１層目の金ＩＪ＆膜（ＡｕＧｅ
Ａｕ膜８）がＧａ Ａｓ基板４に強度の密着度をもって
コンタクトしているので、従来の問題点であるワイヤポ
ンディングする際のポンディングバット電極のはがれを
有効に防ＩＦすることがＮｆ ｆｉとなる。
またボンディングパッド電極を形成する場合の各金属膜
は内部の半導体デバイスを形成するときのものを用いて
いるので、ボンディングパッド電極形成用の特別のｒ程
を必要としない。
は内部の半導体デバイスを形成するときのものを用いて
いるので、ボンディングパッド電極形成用の特別のｒ程
を必要としない。
以上説明したように１本発明によればボンディングパッ
ド電極の第１層［１の金ｋｆＳ膜は化合物゛ｈ導体基板
に対し極めて密着性良くコンタクトしているので、ワイ
ヤポンディングする際のはがれのないＣ頼件の高いボン
ディングパッド電極を形成することができる。またポン
ディングバット電極を構成する第１の金ｋｆｓ膜および
第２の金属膜はいずれも半導体デバイスの形成のときに
用いられる金属膜を使用するものだから、工程も筒中と
なる。
ド電極の第１層［１の金ｋｆＳ膜は化合物゛ｈ導体基板
に対し極めて密着性良くコンタクトしているので、ワイ
ヤポンディングする際のはがれのないＣ頼件の高いボン
ディングパッド電極を形成することができる。またポン
ディングバット電極を構成する第１の金ｋｆｓ膜および
第２の金属膜はいずれも半導体デバイスの形成のときに
用いられる金属膜を使用するものだから、工程も筒中と
なる。
４、図面のｌＰｉ巾の説明
第１図は本９．１」の実施例に係るボンディングパッド
電極の形成方法を説明する断面図、第２図は従来例の形
成方法に係るボンディングパッド電極の断面図である。
電極の形成方法を説明する断面図、第２図は従来例の形
成方法に係るボンディングパッド電極の断面図である。
（符号の説明）
１．４・−・ＧａＡ−基板。
２．９・・・５ｉ０２１１！２゜
３・・・Ａｕ 系メタル１模、
５・・・ｎ型ＧδＡｓ領域
６・・・高Ｃ度ｎ型Ｇ、 ＡＳ領域、
７．１２・・・−８，膜。
８・・・ＡｕＧｅ Ａｕ膜、
ｔｏ、ｔｔ・・・開１１部、
１３・Ａｕ又はＴ １／ Ｐ ｔ／ Ａ ｕ ／Ａ着膜
、１４・・・Ａｕ メッキ膜。
、１４・・・Ａｕ メッキ膜。
Claims (1)
- 【特許請求の範囲】 化合物半導体基板に形成された不純物導電領域の上に第
１の金属膜を被着して該不純物導電領域との間でオーミ
ックコンタクトを形成し、かつ同時に該第１の金属膜を
化合物半導体基板に直接被着してボンディングパッド用
の第１の層を形成する工程と、 層間絶縁膜の上に第２の金属膜を被着して配線用金属膜
を形成し、かつ同時に該第２の金属膜を前記第１の層の
上にも直接被着してボンディングパッド用の第２の層を
形成する工程とを特徴とするボンディングパッド電極の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16027486A JPS6315436A (ja) | 1986-07-08 | 1986-07-08 | ボンディングパッド電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16027486A JPS6315436A (ja) | 1986-07-08 | 1986-07-08 | ボンディングパッド電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6315436A true JPS6315436A (ja) | 1988-01-22 |
| JPH0439228B2 JPH0439228B2 (ja) | 1992-06-26 |
Family
ID=15711452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16027486A Granted JPS6315436A (ja) | 1986-07-08 | 1986-07-08 | ボンディングパッド電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422307A (en) * | 1992-03-03 | 1995-06-06 | Sumitomo Electric Industries, Ltd. | Method of making an ohmic electrode using a TiW layer and an Au layer |
-
1986
- 1986-07-08 JP JP16027486A patent/JPS6315436A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422307A (en) * | 1992-03-03 | 1995-06-06 | Sumitomo Electric Industries, Ltd. | Method of making an ohmic electrode using a TiW layer and an Au layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0439228B2 (ja) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5260603A (en) | Electrode structure of semiconductor device for use in GaAs compound substrate | |
| US4266333A (en) | Method of making a Schottky barrier field effect transistor | |
| JPH0516189B2 (ja) | ||
| US20030173584A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| JPS6315436A (ja) | ボンディングパッド電極の形成方法 | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS60153149A (ja) | 多層配線の形成方法 | |
| KR930006725B1 (ko) | 반도체장치의 전극구조 및 그 제조방법 | |
| JPH0284725A (ja) | 半導体装置およびその製造方法 | |
| JPS61102071A (ja) | 半導体装置 | |
| JPS6173381A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03238829A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58134428A (ja) | 半導体装置の製造方法 | |
| JPS5976437A (ja) | 半導体装置 | |
| JPS59136974A (ja) | 半導体装置 | |
| JPH05198601A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0864618A (ja) | 化合物半導体電界効果トランジスタを有する化合物半導体集積回路の製法 | |
| JPH0226790B2 (ja) | ||
| JPS62118582A (ja) | 半導体装置の製造方法 | |
| JPH0491441A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04206737A (ja) | 半導体装置 | |
| JPH03225823A (ja) | 化合物半導体装置 | |
| JPH0864619A (ja) | 化合物半導体電界効果トランジスタを有する化合物半導体集積回路の製法 | |
| JPS62177920A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |