JPS63149749A - Method for diagnosing input/output subsystem - Google Patents
Method for diagnosing input/output subsystemInfo
- Publication number
- JPS63149749A JPS63149749A JP61298070A JP29807086A JPS63149749A JP S63149749 A JPS63149749 A JP S63149749A JP 61298070 A JP61298070 A JP 61298070A JP 29807086 A JP29807086 A JP 29807086A JP S63149749 A JPS63149749 A JP S63149749A
- Authority
- JP
- Japan
- Prior art keywords
- input
- path
- output
- test
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 238000003745 diagnosis Methods 0.000 claims abstract description 6
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000002405 diagnostic procedure Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子計算機システムにおいて、入出力サブ
システムの動作を診断する診断方法に関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a diagnostic method for diagnosing the operation of an input/output subsystem in an electronic computer system.
計算機システム本体内の入出力チャネル、端末装置とし
ての入出力制御装置(以下工■と略記する)及び入出力
装置(以下I10と略記する)、ならびに入出力チャネ
ルからIOCに至るチャネル・ケーブルと工「からIl
oに至る装置ケーブルとを含めて仮に入出力サブシステ
ムと言い、この発明はこの入出力サブシステムにおいて
、特に計算機システム本体から一つのVOに到るパス(
信号径路)が複数個存在する場合の動作の診断方法に関
するものである。Input/output channels within the main computer system, input/output control devices (hereinafter abbreviated as "I10") and input/output devices (hereinafter abbreviated as "I10") as terminal devices, and channel cables and facilities from the input/output channels to the IOC. “From Il
In this input/output subsystem, the present invention particularly focuses on the path (from the computer system main body to one VO).
The present invention relates to a method for diagnosing operation when a plurality of signal paths (signal paths) exist.
第1図は複数バス接続の入出力サブシステムの構成を示
すブロック図である。図において、(1)は計算機シス
テム本体、(2)は主記憶装置、(3a)、(3b)は
それぞれCPU (中央処理装置)、(4m)、(4b
)はそれぞれCPU(3畠)、(3b) (=属する入
出力チャネル、(5m)、(5b)はそれぞれIOC、
(6m)、(6b)、(6c) はそれぞれIlo
、 (lla)、(llb)、(llc)、(lid)
はそれぞれチャネル・ケーブル、(12a)、(12b
)はそれぞれ装置ケーブルである。例えばIlo (6
m)について考えると、計算機システム本体(1)との
間のパスは(4a) −(lla) −(5a) −(
12m) 、 (4a) −(llc)−(5b) −
(12b) 、 (4b) −(llb) −(5a)
−(12a)。FIG. 1 is a block diagram showing the configuration of an input/output subsystem connected to multiple buses. In the figure, (1) is the main computer system, (2) is the main storage, (3a) and (3b) are the CPU (central processing unit), (4m) and (4b), respectively.
) are the CPU (3 hatake), (3b) (=the input/output channel to which it belongs, (5m) and (5b) are the IOC, respectively)
(6m), (6b), (6c) are respectively Ilo
, (lla), (llb), (llc), (lid)
are the channel cables, (12a) and (12b), respectively.
) are each device cable. For example, Ilo (6
Considering m), the path between it and the main computer system (1) is (4a) −(lla) −(5a) −(
12m) , (4a) -(llc)-(5b) -
(12b) , (4b) −(llb) −(5a)
-(12a).
(4b) −(lid) −(5b) −(12b)の
複数パスが存在し、この複数のパスのどのパスを経ても
Ilo (6a)に対し入出力を行うことができるよう
に構成されている。この複数のパスのうちのどのパスを
使うかは各装置、各ケーブルのビジー(BUSY)
状態信号(使用中を示す信号)に従って制御される。(4b) -(lid) -(5b) -(12b) There are multiple paths, and the configuration is such that input/output to Ilo (6a) can be performed through any of these multiple paths. There is. Which path to use among these multiple paths is determined by the BUSY of each device and each cable.
It is controlled according to the status signal (signal indicating that it is in use).
ところで、第1図に示すような入出力サブシステムを診
断する従来の診断方法では、あらかじめ定めたパスによ
る動作の試験だけしか行うことができなかりた。たとえ
ば、第1図においてl10(6a)を試験するとき(l
la) −(sa) −(12a)のパスによって試験
をするとあらかじめ定めた場合は(1lb)−(5m)
−(12m) 、 (llc) −(5b) −(1
2b) 、 (lid)−(5b) −(12b)のパ
スによる試験は行うことができなかりた。By the way, in the conventional diagnostic method for diagnosing the input/output subsystem as shown in FIG. 1, it was only possible to test the operation according to a predetermined path. For example, when testing l10(6a) in FIG.
la) - (sa) - (12a) if the test is determined in advance by the path (1lb) - (5m)
-(12m) , (llc) -(5b) -(1
2b), (lid)-(5b)-(12b) tests could not be performed.
従来の診断方法は上記のように実行されたので、複数の
Iloが工■や装置ケーブル、チャネル・ケーブル等(
:対する占有を競合する状態が発生したとき、この競合
がどのように処理されるかを試験することができないば
かりでなく、他のパスに接続している入出力チャネルや
IOCに関しての試験を行うためにすべてのパスをくり
返し試験しなければならないという問題点があった。Traditional diagnostic methods were performed as described above, so that multiple ILOs were connected to the equipment, equipment cables, channel cables, etc.
:When a conflicting state for occupancy of a path occurs, it is not only possible to test how this conflict is handled, but also to test the input/output channels and IOCs connected to other paths. Therefore, there was a problem in that all passes had to be tested repeatedly.
この発明は上記のような問題点を解決するためになされ
たもので、計算機システム本体を含めた入出力サブシス
テムの試験を短時間で行うことができ、競合時の各種処
理機能が正しく動作していることを診断することができ
る診断方法を提供することを目的としている。This invention was made to solve the above-mentioned problems, and it is possible to test the input/output subsystem including the computer system itself in a short time, and to ensure that various processing functions operate correctly in the event of a conflict. The purpose of this study is to provide a diagnostic method that can diagnose the
この発明の方法では一つのIloに到るパスがn個存在
するとき、そのVOの記憶領域をn個の領域に分割し、
分割した各領域をそれぞれ対応する一つのパスに割付け
るとともに、接続形態と圀ならびにIOCのステータス
(状態)の正当性の試験を可能とし、短時間で複数パス
接続の計算機システムの試験を可能にした。In the method of this invention, when there are n paths leading to one Ilo, the storage area of the VO is divided into n areas,
As well as assigning each divided area to a corresponding path, it is possible to test the validity of the connection form, domain, and IOC status, making it possible to test computer systems with multiple path connections in a short time. did.
工んの記憶領域の分割によって同−工んに対し同時に複
数パスにより同一のデータ転送を可能にするので、デー
タの正当性の確認ができる。By dividing the storage area of a device, it is possible to transfer the same data to the same device using multiple paths at the same time, so that the validity of the data can be confirmed.
〔実施例〕 以下この発明の実施例を図面について説明する。〔Example〕 Embodiments of the present invention will be described below with reference to the drawings.
第1図はこの発明が適用される複数バス接続の入出力サ
ブシステムの構成を示すブロック図であって、既に従来
の方法に関して説明源である。FIG. 1 is a block diagram showing the configuration of a multi-bus connected input/output subsystem to which the present invention is applied, and is already a source of explanation regarding the conventional method.
第2図は、この発明の方法において主記憶装置(2)内
に格納されている診断関係プログラムを示し、(7)は
制御プログラム、(81)、(82)、(83)、(8
4)はそれぞれテストプログラム、(9)はI10構成
情報テーブル、(10)はパス状態テーブルである。ま
た、第3図は、第1図のIlo (6a)について考え
た場合、(lla) −(5a) −(12a) (D
第1パス、(llb)−(5a)−(12a)の第2パ
ス、(llc) −(5b) −(12b)の第3パス
、(lla) −(5b) −(12b)の第4パスが
存在するので、これに従ってIlo (6a)のメモリ
領域を(6al)、(6a2)、(6a3)、(6a4
)に分割した例を示すブロック図である。領域(6al
)、(6a2)、(6a3)。FIG. 2 shows diagnostic related programs stored in the main memory (2) in the method of the present invention, (7) is a control program, (81), (82), (83), (8
4) is a test program, (9) is an I10 configuration information table, and (10) is a path status table. Also, in Figure 3, when considering Ilo (6a) in Figure 1, (lla) - (5a) - (12a) (D
1st pass, (llb) - (5a) - (12a) 2nd pass, (llc) - (5b) - (12b) 3rd pass, (lla) - (5b) - (12b) 4th pass Since the path exists, the memory area of Ilo (6a) is (6al), (6a2), (6a3), (6a4) according to this path.
) is a block diagram illustrating an example of division. Area (6al
), (6a2), (6a3).
(6a4 )にはそれぞれ第1.第2.第3.第4パス
だけにより接続するよう制御する。また、テストプログ
ラム(81)、(82)、(83)、(84)はそれぞ
れ第1゜第2.第3.第4パスに対するテストプログラ
ムである。(6a4) respectively. Second. Third. Control is performed to connect only through the fourth path. Moreover, test programs (81), (82), (83), and (84) are respectively 1st and 2nd. Third. This is a test program for the fourth pass.
この発明の方法の前処理としては、第3図に示すとおり
の領域分割を決定し、この分割した領域にそれぞれのパ
スを割付け、これに従ってエルがどのように分割されて
いるかを示すI10構成情報テーブル(9)と、各パス
に接続されているIOCや工0がどういう状態にあるか
(ビジー状態、すなわち、使用中の状態にあるか否か)
を示すパス状態テーブル(10)と、各パスに対応して
診断を行う各テストプログラム(81)〜(84)と、
I10構成情報テーブル(9)とバス状態テーブル(l
O)とを参照し、各テストプログラム(81)〜(84
)の実行を制御する制御プログラム(7)とを作成して
主記憶装置内に格納しておく。The preprocessing of the method of this invention involves determining the area division as shown in FIG. Table (9) and the state of the IOCs and devices connected to each path (busy state, in other words, whether they are in use or not)
a path status table (10) indicating the path status, and test programs (81) to (84) that perform diagnosis corresponding to each path;
I10 configuration information table (9) and bus status table (l
O) and each test program (81) to (84).
) is created and stored in the main memory.
第4図は制御プログラム(71の各プログラムステップ
を示すフローチャートで(Sl)〜(812) は各
ステップを示す。FIG. 4 is a flowchart showing each program step of the control program (71), and (Sl) to (812) indicate each step.
次にこの発明の方法における動作について説明する。診
断開始時点では第2図の各テストプログラム(81)〜
(84)が同時に起動される。それにより、テストプロ
グラムからIloに対しての入出力動作要求が起ると制
御プログラム(71が起動され、第4図のステップ(S
l)に入る。ステップ(S2)ではそのパスに関するI
OCの状態やIloの状態をバス状態テーブル(10)
について調べて、この調査の結果、当該I/l)が使用
可能であれば、(83)で入出力動作を行い、その結果
のステータス(状態信号)が正常か異常かを(S4)で
判定し、異常であれば(S5)のエラー処理に入り、正
常であれば(S6)に入り入出力動作終了を待つ。(S
3)から(S5)又は(S6)が終了する間は当該パス
に関連する110゜10Cは使用不可としてバス状態テ
ーブルに書込まれており、(35)又は(S6)の終了
時点で使用可能状態に書換えられる。Next, the operation of the method of this invention will be explained. At the start of diagnosis, each test program (81) ~
(84) is activated at the same time. As a result, when an input/output operation request to Ilo occurs from the test program, the control program (71) is started, and the step (S
Enter l). In step (S2), I
The bus status table (10) shows the status of OC and Ilo.
As a result of this investigation, if the relevant I/L is usable, perform input/output operation in (83), and determine whether the resulting status (status signal) is normal or abnormal in (S4). However, if it is abnormal, it enters an error process (S5), and if it is normal, it enters (S6) and waits for the completion of the input/output operation. (S
From 3) to the end of (S5) or (S6), 110°10C related to the relevant path is written as unusable in the bus status table, and can be used at the end of (35) or (S6). can be rewritten to the state.
(S2)の判定がNOのときは(S7)で試験モードを
調べ、ビジー試験でないときは(811)に入−z”c
Iloが使用可能となるまで待ち、ビジー試験の場合
だけ(S8)で入出力動作を行い、(89)の判定でス
テータスとしてビジー信号が出力されたときは(810
)に入り使用可能割込みを待ち、ビジー信号以外のステ
ータスが出力された時はエラーとして(812)のエラ
ー処理を行う。If the judgment in (S2) is NO, check the test mode in (S7), and if the test is not busy, enter (811).
Wait until Ilo becomes available, perform input/output operations only in the case of a busy test (S8), and when a busy signal is output as the status in the judgment of (89), perform the input/output operation (810).
) and waits for a usable interrupt, and if a status other than a busy signal is output, it is treated as an error and error processing (812) is performed.
制御プログラム(7)の上述のような制御により、たと
えば(S7) −(88) −(S9)から競合の場合
の処理の正当性を確認することができ、また、各パスを
経て同一のデータの入出力を行うことで、データ転送の
正当性を確認することができる。By controlling the control program (7) as described above, it is possible to check the validity of the processing in the case of a conflict, for example from (S7) - (88) - (S9), and it is also possible to By performing input/output, the validity of data transfer can be confirmed.
第5図はこの発明を適用することができる複数パス接続
の入出力サブシステムの他の構成例を示すブロック図で
、第1図と同一符号は同−又は相当部分を示し、(la
)、(lb)はそれぞれ計算機システム本体である7
筑1図に示す例は計算機システム本体(1)l系列の中
に2系列のCPUと入出力チャネルが含まれているが、
第5図に示す例では計算機システム本体を2系列備えて
いる他は第1図の構成と同様であり、したがってこの発
明の方法が第5図に示す構成のシステムにも適用できる
ことは明らかである。FIG. 5 is a block diagram showing another configuration example of an input/output subsystem with multiple path connections to which the present invention can be applied, in which the same reference numerals as in FIG. 1 indicate the same or equivalent parts, and (la
) and (lb) are the main computer systems 7
In the example shown in Figure 1, the computer system main body (1) contains two series of CPUs and input/output channels in the l series.
The example shown in FIG. 5 has the same configuration as the one shown in FIG. 1 except that it has two main computer systems, so it is clear that the method of the present invention can also be applied to the system with the configuration shown in FIG. .
以上のように、この発明によれば、接続されているパス
をすべて同時に使用して入出力サブシステムの診断を行
うので、短時間にすべてのパス及びIOCに対して試験
をすることができ、かつ競合の試験も可能となるので、
高品質な診断が可能となる。As described above, according to the present invention, since the input/output subsystem is diagnosed by using all the connected paths simultaneously, it is possible to test all the paths and IOCs in a short time. In addition, competitive testing is also possible, so
High-quality diagnosis becomes possible.
第1図はこの発明が適用される複数パス接続の入出力サ
ブシステムの構成の一例を示すブロック図、第2図はこ
の発明の方法において主記憶装置内に格納されている診
断関係のプログラムを宗すブロック図、第3図は各パス
に対し割付けたエルの分割領域を示すブロック図、第4
図は第2図に示す制御プログラムの各プログラムステッ
プを示フローチャート、第5図はこの発明が適用寄れる
複数パス接続の入出力サブシステムの構成の他の例を示
すブロック図。
(11は計算機システム本体、(2)は主記憶装置、(
3m)、(3b)はそれぞれCPU、 (4a)、(
4b)はそれぞれ入出力チャネル、(5m)、(5b)
それぞれ工■、(61)−(6b)、(6c)はそれぞ
れエル、(6al)、(6a2)。
(6a3)、(6a4)はそれぞれIlo (6m)内
の分割領域、(7)は制御プログラム、(81)〜(8
4)は各テストプロブラム、(9)はI10構成情報テ
ーブル、(10)はパス状態テーブル、(lla)、(
llb)、(lie)、(lid)はそれぞれチャネル
・ケーブル、(12a)、(12b)はそれぞれ装置ケ
ーブル。
尚、図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram showing an example of the configuration of a multi-path connected input/output subsystem to which the present invention is applied, and FIG. 2 shows a diagnostic-related program stored in the main storage in the method of the present invention. Figure 3 is a block diagram showing the divided areas of L assigned to each path, Figure 4
FIG. 5 is a flowchart showing each program step of the control program shown in FIG. 2, and FIG. 5 is a block diagram showing another example of the configuration of a multi-path connected input/output subsystem to which the present invention can be applied. (11 is the computer system main body, (2) is the main storage device, (
3m) and (3b) are CPUs, (4a) and (
4b) are input and output channels, (5m), (5b) respectively
(61)-(6b), (6c) are L, (6al), (6a2), respectively. (6a3) and (6a4) are respectively divided areas within Ilo (6m), (7) is the control program, and (81) to (8
4) is each test program, (9) is the I10 configuration information table, (10) is the path status table, (lla), (
llb), (lie), and (lid) are channel cables, respectively, and (12a) and (12b) are device cables, respectively. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
ている入出力サブシステムの動作を診断する入出力サブ
システムの診断方法において、当該サブシステムの当該
入出力装置に到るパスの総数を調べ、当該入出力装置の
記憶領域を上記パスの総数に等しい個数に分割し、各分
割領域を各パスにそれぞれ割り付け、この割り付けに従
って入出力装置構成情報テーブルを作成する段階、各パ
スに対してそれぞれテストプログラムを作成する段階、 各パスに対する各テストプログラム、上記入出力装置構
成情報テーブル、各パスについて当該パスに接続される
機器の状態を記憶するパス状態テーブル、及び上記入出
力装置構成情報テーブルとパス状態テーブルとを参照し
て各テストプログラムを制御する制御プログラムを主記
憶装置に格納する段階、 当該入出力サブシステムの診断開始時に各パスに対する
各テストプログラムを起動する段階、各テストプログラ
ムの動作において、いずれかのテストプログラムから当
該入出力装置に対しての入出力動作要求が発生したとき
、上記制御プログラムを起動し、上記入出力構成情報テ
ーブルと上記パス状態テーブルとを調べ、当該入出力装
置が使用可能なときは要求された入出力動作を実行し当
該入出力装置が使用不可の場合はテストプログラムによ
る試験モードがビジー状態試験である場合だけ、要求さ
れた入出力動作を実行し、その結果を示すステータス信
号としてビジー信号が出力されるか否かを検査し、其他
の場合は当該入出力装置が使用可能となるまで待つよう
制御する試験実行段階、 を備えたことを特徴とする入出力サブシステムの診断方
法。[Claims] In an input/output subsystem diagnosis method for diagnosing the operation of an input/output subsystem in which a plurality of paths are provided to control one input/output device, The step of determining the total number of paths, dividing the storage area of the input/output device into a number equal to the total number of paths, allocating each divided area to each path, and creating an input/output device configuration information table according to this allocation. , a step of creating a test program for each path, each test program for each path, the input/output device configuration information table, a path status table that stores the status of devices connected to the path for each path, and Storing a control program that controls each test program in the main memory by referring to the input/output device configuration information table and the path status table; and activating each test program for each path at the start of diagnosis of the input/output subsystem. During the operation of each test program, when an input/output operation request is generated from any test program to the relevant input/output device, the above control program is started and the above input/output configuration information table and the above path status table are generated. If the input/output device is available, the requested input/output operation is executed; if the input/output device is unavailable, the requested input/output operation is performed only when the test mode by the test program is busy test. a test execution step of executing an input/output operation, checking whether a busy signal is output as a status signal indicating the result, and otherwise controlling the input/output device to wait until it becomes available; A method for diagnosing an input/output subsystem.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61298070A JPS63149749A (en) | 1986-12-15 | 1986-12-15 | Method for diagnosing input/output subsystem |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61298070A JPS63149749A (en) | 1986-12-15 | 1986-12-15 | Method for diagnosing input/output subsystem |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63149749A true JPS63149749A (en) | 1988-06-22 |
Family
ID=17854751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61298070A Pending JPS63149749A (en) | 1986-12-15 | 1986-12-15 | Method for diagnosing input/output subsystem |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63149749A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013196336A (en) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | Control device, storage device, test method for storage device and test program for storage device |
-
1986
- 1986-12-15 JP JP61298070A patent/JPS63149749A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013196336A (en) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | Control device, storage device, test method for storage device and test program for storage device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880001401B1 (en) | Data processing system common bus utilization detection logic circuit | |
JPS63149749A (en) | Method for diagnosing input/output subsystem | |
JPH0478902A (en) | Bus controller | |
JPH01155452A (en) | System for confirming connection of data processing system | |
JPH04628A (en) | Recognizing method for subsystem constitution | |
JP3204308B2 (en) | Microcomputer and test method thereof | |
JPH06149762A (en) | Conflict operation testing system for computer system | |
JP2584903B2 (en) | External device control method | |
JPH0223432A (en) | Self-diagnostic system | |
JPS61221837A (en) | Computer checking method | |
JPH10340250A (en) | Method and load device for evaluating bus conflict operation | |
JPH01162948A (en) | Command trace processing system | |
JPH079636B2 (en) | Bus diagnostic device | |
JP2896206B2 (en) | On-line diagnostics for multiplexed memory devices. | |
JP2544416B2 (en) | Test data generation processing method | |
JPS6258354A (en) | Test method for main memory | |
JPS63131234A (en) | Diagnosis control system | |
JPH0610795B2 (en) | Shared memory diagnostic method | |
JPS6386053A (en) | Information processor | |
JPH01134651A (en) | Bus unit direct control mechanism | |
JPH03175770A (en) | Parallel data test method | |
JPS6162955A (en) | Diagnostic system of input/output system in data processing system | |
JPH0548432B2 (en) | ||
JPS61264445A (en) | Duplex data fetching system | |
JPH06266629A (en) | Bus conversion device |