JPH06149762A - Conflict operation testing system for computer system - Google Patents

Conflict operation testing system for computer system

Info

Publication number
JPH06149762A
JPH06149762A JP4299967A JP29996792A JPH06149762A JP H06149762 A JPH06149762 A JP H06149762A JP 4299967 A JP4299967 A JP 4299967A JP 29996792 A JP29996792 A JP 29996792A JP H06149762 A JPH06149762 A JP H06149762A
Authority
JP
Japan
Prior art keywords
test
conflict
time
processors
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4299967A
Other languages
Japanese (ja)
Inventor
Junichi Tashiro
淳一 田代
Masahiro Okae
政博 岡江
Kuniaki Kondo
邦朗 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP4299967A priority Critical patent/JPH06149762A/en
Publication of JPH06149762A publication Critical patent/JPH06149762A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To test conflict operation of the common device of a multiprocessor computer system efficiently in a short time with high precision. CONSTITUTION:For the conflict test, initial conflict time setting data 101 supplied to a test program 102 are used and the test program 102 is started by plural processors in the computer system 103 by conducting a 1st test. In this 1st test, a conflict time monitor device 104 incorporated in the computer system 103 monitors the operation state of the common device and the result is read out as a conflict time measured value 105. This conflict time measured value 105 is a measured value of a difference in the time when the common device is accessed by plural processors and generated into conflict time setting data 106 on conflict occurrence which can absorb the time difference. The test program 102 conducts a 2nd conflict test by using the conflict time setting data 106. Consequently, a difference in the timing of a conflict when the 1st test is conducted is absorbed and a secure conflict to the common device can be caused by the 2nd execution.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多重プロセッサ構成の
計算機システムの競合動作試験方式に係り、特に、複数
プロセッサに共有されるされる装置に対するアクセス要
求が競合する状態を容易に作り出して、その環境下で効
率良く試験を行うことのできる計算機システムの競合動
作試験方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a competitive operation test method for a computer system having a multiprocessor structure, and more particularly, to easily create a state in which access requests for devices shared by a plurality of processors compete with each other, and The present invention relates to a competitive operation test method for a computer system that enables efficient testing in an environment.

【0002】[0002]

【従来の技術】一般に、ベクトルプロセッサ、多重処理
プロセッサ等の計算機システムは、複数個のプロセッサ
が別個の処理を実行する際に、これらのプロセッサが共
有する装置、例えば、共有のメモリ装置等をアクセスす
る。その場合、2以上のプロセッサのアクセス動作が競
合することがある。
2. Description of the Related Art Generally, a computer system such as a vector processor or a multi-processor has access to a device shared by a plurality of processors, for example, a shared memory device, when the plurality of processors execute separate processes. To do. In that case, access operations of two or more processors may conflict.

【0003】このようなアクセスの競合に対する試験を
行う必要があるが、従来、競合を生じさせるタイミング
等の問題から複数プロセッサによる競合動作試験を自動
的に行うことは困難であった。
Although it is necessary to perform a test for such access conflict, it has been conventionally difficult to automatically perform a competitive operation test by a plurality of processors due to problems such as timing causing conflict.

【0004】この種の計算機システムの競合動作試験に
関する従来技術として、例えば、特開昭60−6364
2号公報等に記載された技術が知られている。
As a conventional technique relating to the competitive operation test of this type of computer system, for example, Japanese Patent Laid-Open No. 60-6364 is used.
The technology described in Japanese Patent Publication No. 2 etc. is known.

【0005】この従来技術は、2以上のプロセッサのそ
れぞれに試験プログラムを実行させ、各プロセッサにそ
の動作を監視させて、その結果によりオペレータが確か
に競合動作が生じていることを判定する方法である。す
なわち、この従来技術は、計算機システムに処理要求の
競合状況を表示する競合表示レジスタを備えた競合表示
回路を設け、競合試験時に競合表示レジスタの内容によ
りオペレータが競合動作発生状況を識別し、その競合動
作試験の結果の正否を判定するというものである。従っ
て、この試験方法は、長時間をかけて試験を行わなけれ
ば、複数のプロセッサからの共有装置への各処理要求が
競合しないものである。
This prior art is a method in which each of two or more processors executes a test program, each processor monitors its operation, and as a result, the operator judges that a competitive operation is actually occurring. is there. That is, according to this conventional technique, a competition display circuit having a competition display register for displaying the competition status of a processing request is provided in a computer system, and an operator identifies the competition operation occurrence status by the content of the competition display register at the time of a competition test. It is to judge whether the result of the competitive operation test is correct or not. Therefore, in this test method, the processing requests from the plurality of processors to the shared device do not compete unless the test is performed for a long time.

【0006】[0006]

【発明が解決しようとする課題】前述した従来技術は、
複数のプロセッサに試験プログラムを実行させ、その動
作状態を競合表示回路により表示させてオペレータに監
視させているので、計算機システムの競合動作試験の正
否を判定するために、競合表示レジスタを監視するオペ
レータの存在が必要であり、また、オペレータが競合動
作試験の結果の正否を判定しているため、試験の結果に
毎回異なる現象が生じ、競合動作試験の精度が低下する
という問題点を有している。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
Since an operator monitors a plurality of processors to execute a test program and displays the operating status of the test program on a competition display circuit, the operator monitors the competition display register to determine whether the competitive operation test of the computer system is correct or not. Must be present, and since the operator judges whether the result of the competitive operation test is correct or not, a different phenomenon occurs each time the test result occurs, and the accuracy of the competitive operation test decreases. There is.

【0007】また、前述した従来技術は、競合動作が発
生した状況を単に報告するだけであるため、競合動作を
常に一定時間内に発生させ、これを報告させることがで
きず、しかも、毎回異なるタイミングで発生するので、
効率良く競合試験を行うことができないという問題点を
有している。
Further, in the above-mentioned prior art, since the situation in which the competing operation has occurred is simply reported, the competing operation cannot always be generated and reported within a fixed time, and it is different every time. It occurs at the timing, so
It has a problem that the competitive test cannot be performed efficiently.

【0008】前述のように、従来技術は、試験精度の点
における配慮が不足しており、かつ、オペレータが競合
動作試験終了の判定を行っていたため、毎回同じ試験結
果を得ることができず、信頼度の高い競合試験を行うこ
とができないという問題点を有している。
As described above, in the prior art, the consideration of the test accuracy is insufficient, and the operator determines the end of the competitive operation test, so that the same test result cannot be obtained every time. There is a problem that a competitive test with high reliability cannot be performed.

【0009】本発明の目的は、前記従来技術の問題点を
解決し、短時間の間に確実に競合動作を発生させること
ができ、効率良く、かつ、高精度、高信頼度の競合動作
試験を行うことのできる計算機システムの競合動作試験
方式を提供することにある。
An object of the present invention is to solve the above-mentioned problems of the prior art, to reliably generate a competitive operation in a short time, and to perform an efficient, highly accurate and highly reliable competitive operation test. It is to provide a competing operation test method for a computer system capable of performing.

【0010】[0010]

【課題を解決するための手段】本発明によれば前記目的
は、複数のプロセッサからの共有装置に対するアクセス
要求の動作状況を監視する監視装置を設け、メインとな
るプロセッサが、サブとなるプロセッサに対して試験プ
ログラムを起動させると共に、自らも試験プログラムを
起動して、特定の命令を発行することにより前記監視装
置の試験プログラムを起動させ、該監視装置に、共有装
置に対する動作状況の監視開始命令を発行して、各プロ
セッサからのアクセス要求を共有装置上で競合させるよ
うにすることにより達成される。
According to the present invention, the object is to provide a monitoring device for monitoring the operating condition of access requests from a plurality of processors to a shared device, and the main processor can be a sub-processor. In response to starting the test program, the test program itself is also started, and the test program of the monitoring device is started by issuing a specific command, and the monitoring device is instructed to start monitoring the operating status of the shared device. Is issued to cause the access requests from the respective processors to compete on the shared device.

【0011】また、前記目的は、監視装置に、複数のプ
ロセッサからのアクセス要求が共有装置上でどのような
動作を行ったかを監視する処理ルーチンを設け、複数の
プロセッサのうちのメインとなるプロセッサからの特定
の命令が発行されることにより、監視装置が、前記処理
ルーチンを起動して、共有装置の動作状況の監視を実行
するようにすることにより達成される。
Further, the above-mentioned object is to provide a processing routine for the monitoring device to monitor what kind of operation the access request from a plurality of processors has performed on the shared device, and the main processor among the plurality of processors is provided. Is issued by the monitoring device by invoking the processing routine to monitor the operating status of the shared device.

【0012】さらに、前記目的は、監視装置が、共有装
置からの動作状況を受け取り、メインとなるプロセッサ
からの特定の命令によって動作状況を試験プログラムに
転送し、特定の命令によって監視を終了するようにし、
メインとなるプロセッサの試験プログラムが、監視装置
からの動作状況の報告により、共有装置の動作状況を把
握し、メインプロセッサ及びサブプロセッサからのアク
セス要求の時間的差を検出し、この検出結果に基づい
て、各プロセッサからの共有装置へのアクセス要求を試
験プログラムで制御することにより、競合環境を作り出
して試験を行うようにすることにより達成される。
Further, the above-mentioned object is that the monitoring device receives the operating condition from the shared device, transfers the operating condition to the test program by a specific command from the main processor, and ends the monitoring by the specific command. West,
The test program of the main processor grasps the operating status of the shared device by reporting the operating status from the monitoring device, detects the time difference between the access requests from the main processor and sub-processor, and based on this detection result. By controlling the access request from each processor to the shared device by the test program, a competitive environment is created to perform the test.

【0013】[0013]

【作用】本発明は、試験プログラムからの特定の命令に
よって、複数のプロセッサから共有装置に対するアクセ
ス要求のタイミングを採取する監視装置を起動し、監視
装置により採取された共有装置へのアクセス要求のタイ
ミングを採取させ、試験プログラムが、採取された動作
状況の情報から各プロセッサからの共有装置へのアクセ
ス要求のタイミングの差を測定し、複数のプロセッサか
ら共有装置へのアクセス要求を同期化させている。
According to the present invention, a specific instruction from a test program activates a monitoring device for collecting timings of access requests to a shared device from a plurality of processors, and timings of access requests to the shared device collected by the monitoring device. The test program measures the difference in the timing of access requests from each processor to the shared device based on the collected operation status information, and synchronizes the access requests from the multiple processors to the shared device. .

【0014】このため、本発明は、オペレータが競合動
作の発生を判定することなく、監視装置が自動的に判定
することができるので、競合動作を短時間に発生させる
ことが可能であり、高精度で、効率のよい競合試験を行
うことができる。
Therefore, according to the present invention, the monitoring device can automatically determine the occurrence of the competing operation without the operator determining the occurrence of the competing operation, so that the competing operation can be generated in a short time. It is possible to perform competitive tests with high accuracy and efficiency.

【0015】[0015]

【実施例】以下、本発明による計算機システムの競合動
作試験方式の一実施例を図面により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a competitive operation test method for a computer system according to the present invention will be described in detail below with reference to the drawings.

【0016】図1は本発明の一実施例による競合試験の
概要を説明する図、図2は本発明の一実施例による計算
機システムの構成を示すブロック図、図3は競合時間測
定の方法を説明する図、図4は本発明の一実施例による
競合試験の動作を説明するフローチャートである。図
1、図2において、101は初期競合時間設定データ、
102は試験プログラム、103は計算機システム、1
04は競合時間の監視装置、105は競合時間測定値、
106は競合発生の競合時間設定データ、210、21
1は命令プロセッサ、220、221はI/Oプロセッ
サ、230はサービスプロセッサ、240は記憶制御ユ
ニット、241は競合時間の監視装置、250は主記憶
装置である。
FIG. 1 is a diagram for explaining an outline of a competition test according to an embodiment of the present invention, FIG. 2 is a block diagram showing a configuration of a computer system according to an embodiment of the present invention, and FIG. 3 is a method for measuring a competition time. FIG. 4 is a flowchart for explaining the operation of the competition test according to the embodiment of the present invention. In FIGS. 1 and 2, 101 is initial conflict time setting data,
102 is a test program, 103 is a computer system, 1
04 is a competition time monitoring device, 105 is a competition time measurement value,
106 is contention time setting data for occurrence of contention, 210, 21
1 is an instruction processor, 220 and 221 are I / O processors, 230 is a service processor, 240 is a storage control unit, 241 is a contention time monitoring device, and 250 is a main storage device.

【0017】まず、図1を参照して本発明の一実施例に
よる競合試験方法の概要を説明する。図1において、計
算機システム103は、後述するように、複数のプロセ
ッサとこれらのプロセッサから共通にアクセスされる共
有装置とを備えて構成されている。
First, an outline of a competitive test method according to an embodiment of the present invention will be described with reference to FIG. In FIG. 1, the computer system 103 includes a plurality of processors and a shared device commonly accessed by these processors, as will be described later.

【0018】このような計算機システム103の共有装
置に対する複数のプロセッサからの競合試験は、まず、
試験プログラム102に与える初期の競合時間設定デー
タ101を用い、試験プログラム102を計算機システ
ム103内の複数のプロセッサによって、1回目の試験
実行させることにより開始される。
A competition test from a plurality of processors for the shared device of the computer system 103 is as follows.
The initial competition time setting data 101 given to the test program 102 is used to start the test program 102 by a plurality of processors in the computer system 103 for the first test execution.

【0019】この1回目の試験時、計算機システム10
3に内蔵されている競合時間の監視装置104は、共有
装置の動作状態を監視し、その結果を競合時間測定値1
05として読み出す。この競合時間測定値105は、共
有装置が複数のプロセッサからアクセスされた時刻の時
間差の測定値であり、初期の競合時間設定データ101
と同じ形式の、前記時間差を吸収することのできる競合
発生の競合時間設定データ106に生成される。
During this first test, the computer system 10
The contention time monitoring device 104 built in 3 monitors the operating state of the shared device, and displays the result as the contention time measurement value 1
Read as 05. The contention time measurement value 105 is a measurement value of a time difference between times when the shared device is accessed by a plurality of processors, and the initial contention time setting data 101.
It is generated in the conflict time setting data 106 in the same format as that of the conflict occurrence that can absorb the time difference.

【0020】試験プログラム102は、前述の競合発生
の競合時間設定データ106を用いて、2回目の競合試
験を実行する。この場合、1回目で実行した時の信号線
のタイミングの差が吸収され、2回目の実行で確実な共
有装置に対する競合を発生させることができる。
The test program 102 executes the second competition test using the above-mentioned competition time setting data 106 for occurrence of competition. In this case, the difference in the timing of the signal line at the time of the first execution is absorbed, and the competition for the shared device can be surely caused at the second execution.

【0021】前述において、競合時間設定データ101
は、試験プログラム102に与えるダミー命令の実行回
数、命令の実行開始時間等を持ち、対象となる信号線、
すなわち、試験実行中の複数のプロセッサからのアクセ
ス信号線の競合を発生させるためのデータとなるが、1
回目の試験実行時の値は、競合時間を測定するために使
用する初期値であり、信号線の競合が期待したタイミン
グで発生することは偶然にしかありえない。
In the above description, the competition time setting data 101
Indicates the number of executions of the dummy instruction given to the test program 102, the execution start time of the instruction, etc., and the target signal line,
That is, the data is data for causing contention of access signal lines from a plurality of processors under test execution.
The value at the time of the second test execution is an initial value used for measuring the contention time, and it is possible that contention of the signal line occurs at the expected timing only by accident.

【0022】競合時間の監視装置104は、このときの
信号線の競合発生までの時間を測定し、その競合時間測
定値105を使用し、ダミー命令列の実行回数、命令の
実行開始時間等を指定する競合発生の競合時間設定デー
タ106を生成する。計算機システム103内の複数の
プロセッサは、この競合時間設定データ106を使用し
た試験プログラム102を実行する。これにより、共有
装置に対する競合を期待したタイミングで確実に生じさ
せることができる。
The contention time monitoring device 104 measures the time until the occurrence of contention on the signal line at this time, and uses the contention time measurement value 105 to determine the number of executions of the dummy instruction sequence, the instruction execution start time, and the like. The designated conflict time setting data 106 for occurrence of conflict is generated. A plurality of processors in the computer system 103 execute the test program 102 using the contention time setting data 106. As a result, it is possible to surely cause competition with the shared device at an expected timing.

【0023】なお、前述において、1回目の試験の実行
で得られた結果の競合時間測定値105が、すでに信号
線の競合が発生していることを示している場合、2回目
の試験の実行を行う必要はない。
If the contention time measurement value 105 obtained as a result of the first test execution indicates that signal line competition has already occurred, the second test execution is performed. You don't have to.

【0024】前述した本発明の一実施例による競合試験
の対象となる計算機システム103は、例えば、図2に
示すように、命令プロセッサ210、211、I/Oプ
ロセッサ220、221、サービスプロセッサ230の
複数のプロセッサと、これらのプロセッサから共通にア
クセスされる主記憶装置250と、記憶制御ユニット2
40とを備えて構成されている。そして、競合時間の監
視装置104は、各プロセッサ、資源の中心となる記憶
制御ユニット240内に設けられている。
The computer system 103 which is the subject of the competition test according to the embodiment of the present invention described above includes, for example, as shown in FIG. 2, instruction processors 210, 211, I / O processors 220, 221 and a service processor 230. A plurality of processors, a main storage device 250 commonly accessed by these processors, and a storage control unit 2
And 40. The contention time monitoring device 104 is provided in the storage control unit 240 which is the center of each processor and resource.

【0025】前述したように構成される計算機システム
において、いま、試験プログラム102が試験する競合
発生場所を、図2の命令プロセッサ210のデータ転送
要求信号260と、命令プロセッサ211のデータ転送
要求信号261とし、それぞれ信号線S0、S1とす
る。
In the computer system configured as described above, the data transfer request signal 260 of the instruction processor 210 and the data transfer request signal 261 of the instruction processor 211 shown in FIG. And signal lines S0 and S1, respectively.

【0026】試験開始後、競合時間の監視装置104
は、試験プログラム102によって指定された監視対象
信号線S0、S1を監視し、計算機システム103の実
行サイクルに対応した信号を各プロセッサからの信号線
S0、S1より採取する。これにより、例えば、図3に
示すような結果を得ることができる。
After the test is started, the competition time monitoring device 104
Monitors the signal lines S0 and S1 to be monitored specified by the test program 102, and collects signals corresponding to the execution cycle of the computer system 103 from the signal lines S0 and S1 from each processor. Thereby, for example, the result as shown in FIG. 3 can be obtained.

【0027】すなわち、この例では、信号線S0に、T
1よりT3までデータ転送要求があり、信号線S1に、
T3よりT6までデータ転送要求があったことになる。
そして、競合開始時間の差がt0で2サイクル、競合発
生時間がt1で1サイクル、競合終了時間の差がt2で
3サイクルとなっている。
That is, in this example, T is connected to the signal line S0.
There is a data transfer request from 1 to T3, and the signal line S1
This means that there was a data transfer request from T3 to T6.
The competition start time difference is t0 for 2 cycles, the competition occurrence time is t1 for 1 cycle, and the competition end time is for difference t2 is 3 cycles.

【0028】この監視結果により、t0の差を0となる
ように設定すれば、データ転送要求を同時に発生させ、
競合を生じさせることができる。これらの競合時間測定
値は、試験プログラム内に読み込まれ、対象となる競合
発生条件を満たした試験プログラムの命令による試験を
実行することができ、これにより、対象となる競合動作
を発生させその試験を行うことが可能となる。
According to this monitoring result, if the difference of t0 is set to be 0, data transfer requests are simultaneously generated,
Conflicts can occur. These contention time measurement values are read in the test program, and the test according to the instruction of the test program that satisfies the target conflict occurrence condition can be executed, whereby the target conflict operation is generated and the test is performed. It becomes possible to do.

【0029】なお、前述においては、信号線S0、S1
のタイミングを同一とした競合試験を行うとしたが、本
発明は、このような試験以外にも、タイミングの差を設
定して試験プログラムを実行し同一タイミング以外の試
験を行うようにすることもできる。
In the above description, the signal lines S0 and S1 are
Although the competition test with the same timing is performed, the present invention may perform a test other than the same timing by setting the timing difference and executing the test program. it can.

【0030】次に、図4に示すフローを参照して、本発
明の一実施例による競合試験の動作を説明する。
Next, the operation of the competition test according to the embodiment of the present invention will be described with reference to the flow shown in FIG.

【0031】(1)まず、競合を発生させる信号を選択
し、ダミー命令の数、実行開始時間を指定する初期の競
合時間設定データを試験プログラム内に設定して、複数
のプロセッサに試験命令列を与える(ステップ410、
411)。
(1) First, a signal that causes a conflict is selected, initial conflict time setting data that specifies the number of dummy instructions and the execution start time is set in the test program, and a test instruction string is provided to a plurality of processors. Is given (step 410,
411).

【0032】(2)メインとなるプロセッサは、サブと
なるプロセッサに対して試験プログラムを起動させると
共に、自らも試験プログラムを起動して、特定の命令を
発行することにより前記監視装置の試験プログラムを起
動させ、該監視装置に、共有装置に対する動作状況の監
視開始命令を発行する。そして、試験命令列を実行して
1回目の競合試験を実行する。なお、メインとなるプロ
セッサは、競合試験のための命令列を実行する複数のプ
ロセッサの1つを選択して、任意に決定される(ステッ
プ412)。
(2) The main processor activates the test program for the sub-processor, and also activates the test program by itself to issue a specific instruction to execute the test program of the monitoring device. It is activated, and an instruction to start monitoring the operating status of the shared device is issued to the monitoring device. Then, the test instruction sequence is executed to execute the first competition test. The main processor is arbitrarily determined by selecting one of the plurality of processors executing the instruction sequence for the competition test (step 412).

【0033】(3)ステップ412の試験命令列の実行
の結果、エラーが発生しているか否かをチェックし、エ
ラーが発生している場合、そのエラーが、共有装置に対
する競合により発生したエラーを含むなんらかのエラー
が発生したものとして、エラーメッセージを出力して、
試験を終了する(ステップ413、414)。
(3) As a result of the execution of the test instruction sequence in step 412, it is checked whether or not an error has occurred. If an error has occurred, the error is detected as an error caused by conflict with the shared device. Assuming that some error has occurred, output an error message,
The test ends (steps 413 and 414).

【0034】(4)ステップ413のチェックの結果、
エラーが発生していない場合、競合時間測定値を読み込
み、競合が発生していたか否かをチェックする。競合が
発生していた場合、競合が発生し、かつ、試験が正常に
実行されたとして、試験を終了する(ステップ415、
416)。
(4) As a result of the check in step 413,
If no error has occurred, read the contention time measurement and check if a contention has occurred. If a conflict has occurred, it is determined that the conflict has occurred and the test has been normally executed, and the test ends (step 415,
416).

【0035】(5)ステップ416のチェックで、期待
した競合が発生していなかった場合、ステップ415読
み込まれた競合時間測定値に基づいて、ダミー命令の
数、実行開始時間を指定する競合発生の競合時間設定デ
ータを生成し、試験プログラム内に生成された競合時間
設定データを設定する(ステップ417、418)。
(5) If the expected conflict does not occur in the check in step 416, the conflict occurrence that specifies the number of dummy instructions and the execution start time is determined based on the conflict time measurement value read in step 415. Contention time setting data is generated, and the contention time setting data generated in the test program is set (steps 417 and 418).

【0036】(6)各プロセッサは、競合発生の競合時
間設定データが設定された試験命令列を、ステップ41
2の実行の場合と同様に実行する(ステップ419)。
(6) Each processor sets the test instruction sequence in which the conflict time setting data for conflict occurrence is set, in step 41.
It is executed in the same manner as the case of the execution of step 2 (step 419).

【0037】(7)ステップ419の試験命令列の実行
の結果、エラーが発生しているか否かをチェックし、エ
ラーが発生している場合、そのエラーが、共有装置に対
する競合により発生したエラーを含むなんらかのエラー
が発生したものとして、エラーメッセージを出力して、
試験を終了する(ステップ420、414)。
(7) As a result of the execution of the test instruction sequence in step 419, it is checked whether or not an error has occurred. If an error has occurred, the error is detected as an error caused by conflict with the shared device. Assuming that some error has occurred, output an error message,
The test ends (steps 420 and 414).

【0038】(8)ステップ420のチェックの結果、
エラーが発生していない場合、競合が発生し、かつ、試
験が正常に実行されたとして、試験を終了する。
(8) As a result of the check in step 420,
If no error occurs, it is determined that a conflict has occurred and the test has been executed normally, and the test ends.

【0039】前述において、設定される初期の競合時間
設定データ、競合発生の競合時間設定データは、主にダ
ミー命令の数、命令の実行開始時間であり、試験命令列
の実行時に、その回数、時間を用いて競合発生のタイミ
ングを指定するためのものであるが、このデータは、計
算機システムの内部に設けられる動作タイミングを制御
する装置により設定するようにすることもできる。ま
た、前述した競合試験は、実際には、複数回繰り返して
実行される。
In the above description, the initial conflict time setting data and the conflict time conflict setting data that are set are mainly the number of dummy instructions and the instruction execution start time. Although the timing is used to specify the timing of conflict occurrence, this data can be set by a device provided inside the computer system for controlling the operation timing. In addition, the competition test described above is actually repeated multiple times.

【0040】前述した本発明の一実施例によれば、監視
装置により複数プロセッサからの共有装置へのアクセス
要求のタイミングを採取し、そのタイミングの差を試験
プログラムに反映させることができるので、多重プロセ
ッサ計算機システムにおける共有装置に対する競合動作
試験を効率良く、高い信頼性を持って行うことができ、
これにより、多重プロセッサ計算機システムの品質向上
を図ることができる。
According to the above-described embodiment of the present invention, the timing of access requests from a plurality of processors to the shared device can be collected by the monitoring device, and the difference in the timings can be reflected in the test program. Efficient and highly reliable competitive operation tests for shared devices in processor computer systems,
This makes it possible to improve the quality of the multiprocessor computer system.

【0041】[0041]

【発明の効果】以上説明したように本発明によれば、短
時間の間に確実に競合動作を発生させることができ、効
率良く、かつ、高精度、高信頼度で共有装置に対する競
合動作試験を行うことができる。
As described above, according to the present invention, the competitive operation can be reliably generated in a short time, and the competitive operation test for the shared device can be efficiently performed with high accuracy and high reliability. It can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による競合試験の概要を説明
する図である。
FIG. 1 is a diagram illustrating an outline of a competition test according to an embodiment of the present invention.

【図2】本発明の一実施例による計算機システムの構成
を示すブロック図である。
FIG. 2 is a block diagram showing the configuration of a computer system according to an embodiment of the present invention.

【図3】競合時間測定の方法を説明する図である。FIG. 3 is a diagram illustrating a method of measuring a competition time.

【図4】本発明の一実施例による競合試験の動作を説明
するフローチャートである。
FIG. 4 is a flowchart illustrating an operation of a competition test according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101 初期競合時間設定データ 102 試験プログラム 103 計算機システム 104 競合時間の監視装置 105 競合時間測定値 106 競合発生の競合時間設定データ 210、211 命令プロセッサ 220、221 I/Oプロセッサ 230 サービスプロセッサ 240 記憶制御ユニット 241 競合時間の監視装置 250 主記憶装置 101 Initial Contention Time Setting Data 102 Test Program 103 Computer System 104 Contention Time Monitoring Device 105 Contention Time Measurement Value 106 Contention Time Setting Data for Occurrence of Contention 210, 211 Instruction Processor 220, 221 I / O Processor 230 Service Processor 240 Storage Control Unit 241 Contention time monitoring device 250 Main storage device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡江 政博 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 近藤 邦朗 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Okae 1 Horiyamashita, Hadano, Kanagawa Pref., General Computer Division, Hitate Manufacturing Co., Ltd. (72) Kunirou Kondo 1 Horiyamashita, Hadano, Kanagawa Factory General Computer Division

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のプロセッサとこれらのプロセッサ
により共有される共有装置とを備える計算機システムの
競合動作試験方式において、前記共有装置に対する競合
状況の監視を行う監視装置を備え、複数のプロセッサが
試験プログラムを実行することにより前記共有装置に対
してアクセス要求を行い、前記監視装置から得られた競
合状況の情報に基づいて、各プロセッサから共有装置に
対するアクセス要求を同期化させた後、複数のプロセッ
サが再度試験プログラムを実行することにより、前記共
有装置に対するアクセス要求の競合動作を発生させるこ
とを特徴とする計算機システムの競合動作試験方式。
1. A competing operation test method for a computer system comprising a plurality of processors and a shared device shared by these processors, comprising a monitoring device for monitoring a contention state for the shared device, wherein the plurality of processors conduct a test. An access request is issued to the shared device by executing a program, and the access requests to the shared device are synchronized from each processor based on the information on the contention state obtained from the monitoring device, and then a plurality of processors are provided. Executing a test program again to cause a conflicting operation of access requests to the shared device.
【請求項2】 前記監視装置は、前記試験プログラムを
実行する複数のプロセッサの中のメインとなるプロセッ
サからの命令によって、各プロセッサから共有装置への
アクセスタイミングを監視し、そのタイミング差を測定
することを特徴とする請求項1記載の計算機システムの
競合動作試験方式。
2. The monitoring device monitors the access timing from each processor to the shared device in response to an instruction from a main processor among a plurality of processors executing the test program, and measures the timing difference. The competing operation test method of a computer system according to claim 1.
【請求項3】 前記各プロセッサからの共有装置に対す
るアクセス要求の同期化は、前記試験プログラムに、ダ
ミー命令の実行回数、命令の実行開始時間を設定するこ
とにより行われることを特徴とする請求項1または2記
載の計算機システムの競合動作試験方式。
3. The synchronization of access requests from the respective processors to the shared device is performed by setting a dummy instruction execution count and instruction execution start time in the test program. The competitive operation test method of the computer system according to 1 or 2.
JP4299967A 1992-11-10 1992-11-10 Conflict operation testing system for computer system Pending JPH06149762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4299967A JPH06149762A (en) 1992-11-10 1992-11-10 Conflict operation testing system for computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4299967A JPH06149762A (en) 1992-11-10 1992-11-10 Conflict operation testing system for computer system

Publications (1)

Publication Number Publication Date
JPH06149762A true JPH06149762A (en) 1994-05-31

Family

ID=17879142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4299967A Pending JPH06149762A (en) 1992-11-10 1992-11-10 Conflict operation testing system for computer system

Country Status (1)

Country Link
JP (1) JPH06149762A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830481A (en) * 1994-07-19 1996-02-02 Nec Commun Syst Ltd Race operation test system
JP2012043083A (en) * 2010-08-17 2012-03-01 Fujitsu Ltd Conflict test device
JP2015041282A (en) * 2013-08-22 2015-03-02 富士通株式会社 Information processing apparatus and information processing apparatus testing method
US9547568B2 (en) 2013-01-31 2017-01-17 Socionext Inc. Method and apparatus for verifying circuit design

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830481A (en) * 1994-07-19 1996-02-02 Nec Commun Syst Ltd Race operation test system
JP2012043083A (en) * 2010-08-17 2012-03-01 Fujitsu Ltd Conflict test device
US9547568B2 (en) 2013-01-31 2017-01-17 Socionext Inc. Method and apparatus for verifying circuit design
JP2015041282A (en) * 2013-08-22 2015-03-02 富士通株式会社 Information processing apparatus and information processing apparatus testing method

Similar Documents

Publication Publication Date Title
US5265240A (en) Channel measurement method and means
US5046068A (en) Multi-processor system testing method
EP0084431A2 (en) Monitoring computer systems
US5418937A (en) Master-slave type multi-processing system with multicast and fault detection operations having improved reliability
US6502209B1 (en) Chip with debug capability
RU2137182C1 (en) Execution of data processing instruction
EP0548909B1 (en) Performance evaluation method and device thereof for a parallel computer
EP0530816A2 (en) Microprocessor with cache memory and trace analyzer therefor
JPH06149762A (en) Conflict operation testing system for computer system
US5404499A (en) Semi-automatic program execution error detection
JPH1115661A (en) Self-diagnosis method for cpu
JP3381756B2 (en) Parallel processor system
JP2550708B2 (en) Debug method
JPH09101906A (en) Performance measuring method for parallel computer
JPS6111855A (en) Function diagnosing method of data processor
JPH03204735A (en) Competitive operation testing system
JPH02244254A (en) Conflict function testing system
JPH08297644A (en) Competitive operation testing system for computer system
JPS5833631B2 (en) data processing system
JPH0877113A (en) Multiprocessor system and its start method
JPH0341528A (en) Diagnostic device in computer
JPH1021157A (en) Device and method for verifying bus bridge model
JPS6263354A (en) Hang-up detecting system
JPS6146535A (en) Pseudo error setting control system
JPH052500A (en) Software tester of multi-processor system