JPH0548432B2 - - Google Patents
Info
- Publication number
- JPH0548432B2 JPH0548432B2 JP59109005A JP10900584A JPH0548432B2 JP H0548432 B2 JPH0548432 B2 JP H0548432B2 JP 59109005 A JP59109005 A JP 59109005A JP 10900584 A JP10900584 A JP 10900584A JP H0548432 B2 JPH0548432 B2 JP H0548432B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- input
- information
- computer
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000005259 measurement Methods 0.000 claims description 18
- 230000006870 function Effects 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、アナログLSI試験装置に関し、詳し
くは複数組のLSI計測モジユール群を計算機で制
御する装置において、LSI計測モジユールのコン
トローラを操作する権利すなわち操作権を計算機
側とするか計測モジユール側とするかの操作権切
換え方式の改良に関するものである。Detailed Description of the Invention (Industrial Application Field) The present invention relates to an analog LSI test device, and more specifically, in a device that controls a plurality of LSI measurement module groups using a computer, the present invention relates to an analog LSI test device that controls a plurality of LSI measurement module groups using a computer. In other words, the present invention relates to an improvement in a system for switching the operating authority between the computer side and the measurement module side.
（従来の技術）
第２図は従来のアナログLSI試験装置の一例を
示す構成図である。図において、計算機２にはタ
ーミナルおよび外部メモリ３が接続されると共
に、バス４を介して複数組のLSI計測モジユール
１０1，１０2が接続され、計算機２の管理下で各
部が作動する。(Prior Art) FIG. 2 is a block diagram showing an example of a conventional analog LSI test device. In the figure, a terminal and an external memory 3 are connected to a computer 2, and a plurality of sets of LSI measurement modules 10 1 and 10 2 are connected via a bus 4, and each part operates under the control of the computer 2.
LSI計測モジユール１０1は、コントローラ１
１1、操作パネル１２1、測定器１３1，１４1より
構成され、他方のLSI計測モジユール１０2もこ
れと同一の構成となつている。 LSI measurement module 10 1 is controller 1
1 1 , an operation panel 12 1 , and measuring instruments 13 1 and 14 1 , and the other LSI measurement module 10 2 has the same structure.
コントローラ１１1は、計算機２より指令され
る試験条件に基づき作動し、操作パネル１２1か
らの情報をも参照して測定器１３1，１４1を付勢
する。測定器１３1，１４2は被試験LSI（図示せ
ず）と接続され、LSIの付勢ないしLSIからのデ
ータ測定を適宜に行うことができるようになつて
いる。コントローラ１１1はこの測定器を介して
得た測定データをバス４上に出力することができ
る。計算機２はバス４に出力されたデータを取り
込み、取り込んだデータをもとに被試験LSIの良
否判定を行うことができる。 The controller 11 1 operates based on test conditions instructed by the computer 2, and also refers to information from the operation panel 12 1 to energize the measuring instruments 13 1 and 14 1 . The measuring instruments 13 1 and 14 2 are connected to an LSI under test (not shown), so that they can energize the LSI or measure data from the LSI as appropriate. The controller 11 1 can output the measurement data obtained through this measuring device onto the bus 4 . The computer 2 can take in the data output to the bus 4 and judge whether the LSI under test is good or bad based on the taken data.
しかしながら、このような従来の装置におい
て、階層構成を採らない計算機制御による場合に
は操作権（又は制御権とも言われる）はターミナ
ル又は操作パネルからの操作開始要求によつて容
易に決定することが可能であるが、階層構成を採
り物理距離が大の場合にはターミナルと操作パネ
ルとの操作開始要求は先着要求優先の方式となつ
ている。 However, in such conventional devices, when using computer control without employing a hierarchical structure, the operating authority (or also referred to as control authority) cannot be easily determined by an operation start request from a terminal or operation panel. This is possible, but if a hierarchical structure is adopted and the physical distance is large, requests to start operations between the terminal and the operation panel will be given priority to the first request.
従つて、階層構成を採る従来装置では、操作の
途中で操作権を切換えようとした場合、操作権を
強制的に切換えることが不可能であるため一度操
作権を解放した後で新たな操作権を確立するとい
つた煩しい手順を必要とし、スループツトの低下
やスループツト低下に関連するデータ解析能力の
低下といつた問題があつた。 Therefore, in conventional devices that adopt a hierarchical structure, if an attempt is made to switch the operating authority in the middle of an operation, it is impossible to forcibly switch the operating authority. Establishing this method required complicated procedures, and there were problems such as a decrease in throughput and a decrease in data analysis ability related to the decrease in throughput.
（発明の目的）
本発明の目的は、このような点に鑑み、階層構
成が採用された装置であつて操作の途中において
も操作権を強制的に切換えることができ、これに
よりデータ解析及びスループツトの能力の向上を
図り得るアナログLSI試験装置を提供することに
ある。(Object of the Invention) In view of the above, the object of the present invention is to provide a device that employs a hierarchical structure, which allows forcibly switching the operating authority even in the middle of operation, thereby improving data analysis and throughput. The purpose of this invention is to provide an analog LSI test device that can improve the performance of the system.
（発明の概要）
このような目的を達成するための本発明は、計
算機の下位階層として接続され、計算機により管
理し制御される複数個の計測モジユールを備え、
各計測モジユールを被試験LSIに接続し被試験
LSIの各種動作試験を行うアナログLSI試験装置
において、
前記各計測モジユールは、コントローラと、こ
のコントローラに与える情報を入力するための操
作パネルと、コントローラにより制御され被試験
LSIに対し必要な信号を供給すると共に被試験
LSIより測定信号を得てコントローラに与える測
定器より構成され、
前記コントローラは操作パネルからの入力情報
を受付け保持する入力割込回路を備え、この入力
割込回路からの情報あるいは計算機からの情報に
基づいて測定器を制御する機能を有し、
前記計算機は、ホストプロセツサ部分と、前記
コントローラを操作する権利に係わるメツセージ
を記憶する共有メモリより構成され、前記各計測
モジユールのコントローラに対して情報の授受を
行なうと共に、得られた情報をもとに適宜の解析
を行なう機能を備え、
前記ホストプロセツサ部分に対して情報を入力
するターミナル
を具備し、通常はコントローラを操作する権利が
放棄されるまでは先に確立した操作する権利が保
持され、特に操作の途中で前記操作する権利を強
制的に計算機側へ切換える場合は、
(1) 前記共有メモリ経由でターミナルからの強制
終了要求メツセージを受けると前記コントロー
ラは操作パネルからの情報入力をロツクして入
力割込回路に保持するようにし、共有メモリ経
由で割込入力ロツク完了メツセージを前記ホス
トプロセツサ部分へ送り、
(2) 前記入力割込回路ロツク完了メツセージによ
りコントローラを操作する権利が計算機側に移
り、前記ターミナルからの情報に基づきホスト
プロセツサ部分がコントローラを制御し、
(3) 前記ターミナルの入力によりコントローラを
操作する権利が放棄されると、コントローラは
共有メモリ経由でその権利放棄を知り入力割込
回路のロツク状態を解除し保持されていた入力
情報の吐き出しと操作パネルからの新たな入力
情報を受付ける
ようにして行われる構成としたことを特徴とす
る。(Summary of the Invention) To achieve such an object, the present invention includes a plurality of measurement modules connected as a lower layer of a computer and managed and controlled by the computer,
Connect each measurement module to the LSI under test and
In analog LSI test equipment that performs various operation tests on LSI, each measurement module has a controller, an operation panel for inputting information to the controller, and a device under test that is controlled by the controller.
Supplying necessary signals to LSI and being tested
It consists of a measuring device that obtains measurement signals from an LSI and provides them to a controller.The controller is equipped with an input interrupt circuit that accepts and holds input information from the operation panel, and the controller receives and retains input information from the operation panel. The computer has a function of controlling the measuring instrument based on the controller, and the computer is composed of a host processor part and a shared memory that stores messages related to the right to operate the controller, and the computer is configured to send information to the controller of each measurement module. It is equipped with a terminal for inputting information to the host processor section, and the right to operate the controller is usually relinquished. The previously established operating rights are retained until the operation is completed, and especially when the operating rights are forcibly switched to the computer side during the operation, (1) A forced termination request message is sent from the terminal via the shared memory. When the controller receives the information input from the operation panel, the controller locks the information input from the operation panel and holds it in the input interrupt circuit, and sends an interrupt input lock completion message to the host processor section via the shared memory. (3) The right to operate the controller is transferred to the computer side by the internal circuit lock completion message, and the host processor section controls the controller based on the information from the terminal, and (3) the right to operate the controller is waived by the input from the terminal. Then, the controller learns of the waiver via the shared memory, releases the lock state of the input interrupt circuit, discharges the input information that has been held, and accepts new input information from the operation panel. It is characterized by what it did.
（実施例）
以下図面を用いて本発明を詳しく説明する。第
１図は本発明の一実施例図である。同図は階層構
成を採用した計算機制御によるLSI試験装置であ
り、２０はホストプロセツサとしての機能を有す
る計算機、１１０1，１１０2はコントローラ部分
である。他の部分については第２図の従来装置に
おけるものと同一であり同一符号を付してその説
明を省略する。(Example) The present invention will be explained in detail below using the drawings. FIG. 1 is a diagram showing an embodiment of the present invention. The figure shows a computer-controlled LSI test device employing a hierarchical structure, in which 20 is a computer having a function as a host processor, and 110 1 and 110 2 are controller parts. The other parts are the same as those in the conventional apparatus shown in FIG. 2, so the same reference numerals are given and the explanation thereof will be omitted.
また、第３図は操作権切換えの際の信号の流れ
を詳述するために第１図装置の一部をより詳細に
示した構成図である。第３図において、計算機２
０はホストプロセツサ部分２１と共有メモリ２２
より構成され、共有メモリ２２は操作権に係わる
メツセージを記憶するために設けられている。コ
ントローラ部分１１０1は、第２図のコントロー
ラ１１1と同様の機能を持つコントローラ１１１
と、操作パネル１２1からの割込み入力を保持し
たその信号がコントローラ１１１に読み取られる
ように構成された入力割込回路１１２より構成さ
れる。 Further, FIG. 3 is a block diagram showing a part of the apparatus shown in FIG. 1 in more detail in order to explain in detail the flow of signals when switching the operating authority. In Figure 3, calculator 2
0 is the host processor part 21 and shared memory 22
The shared memory 22 is provided to store messages related to operating authority. The controller part 110 1 is a controller 111 having the same function as the controller 11 1 in FIG.
and an input interrupt circuit 112 configured such that the signal holding the interrupt input from the operation panel 12 1 is read by the controller 111 .
このような構成における動作を次に説明する。
以下には本発明の特徴とする操作権に係わる動作
について述べる。 The operation in such a configuration will be explained next.
The operation related to the operating authority, which is a feature of the present invention, will be described below.
ホストプロセツサ２１に接続されたターミナル
１は下位階層のコントローラ１１０1，１１０2を
制御すべくホストプロセツサ２１に対して操作権
を要求する。 The terminal 1 connected to the host processor 21 requests operational authority from the host processor 21 in order to control the lower layer controllers 110 1 and 110 2 .
ホストプロセツサ２１は、コントローラについ
て現状の操作権の所在を確認し、先の要求により
確立された操作権（ターミナル又は操作パネルに
与えられた操作権）をデータ形式で共有メモリ２
２に保存する。一方、コントローラ１１１はホス
トプロセツタ側へメツセージとして操作権の有無
を返す。 The host processor 21 checks the current location of the operating authority for the controller, and stores the operating authority established by the previous request (the operating authority given to the terminal or operation panel) in the shared memory 2 in data format.
Save to 2. On the other hand, the controller 111 returns a message to the host processor side indicating the presence or absence of operating authority.
ホストプロセツサ２は、このメツセージを受け
てコントローラ１１１の動作を確認し、当該コン
トローラが操作権を放棄するまでは原則として先
に確立した操作権を保持する（メツセージ及び制
御信号は第３図の、、、の順序で伝わ
る）。 Upon receiving this message, the host processor 2 confirms the operation of the controller 111 and, in principle, maintains the previously established operating authority until the controller relinquishes the operating authority (the message and control signal are as shown in FIG. 3). , , , ).
途中で操作権を強制的に切換える場合の動作は
次のとおりである。 The operation when the operating authority is forcibly switched midway through is as follows.
ホストプロセツサ２１経由でターミナル１から
強制終了要求メツセージを共有メモリ２２に書き
込む（第３図の手順番号、）。コントローラ
１１１は、メモリ２２からバス４上に送出された
強制終了要求メツセージを受け取り、操作パネル
１２1からの割込入力をロツクすることにより入
力割込回路１１２に保持させる（第３図の手順
、）。この状態の後操作権をターミナル１へ
移すためにコントローラ１１１は割込入力ロツク
完了メツセージを共有メモリ２２経由でホストプ
ロセツサ２１へ送る（第３図の手順、）。 A forced termination request message is written from the terminal 1 to the shared memory 22 via the host processor 21 (step number in FIG. 3). The controller 111 receives the forced termination request message sent from the memory 22 onto the bus 4, and causes the input interrupt circuit 112 to hold it by locking the interrupt input from the operation panel 121 (the procedure shown in FIG. 3). ). After this state, in order to transfer the operating authority to the terminal 1, the controller 111 sends an interrupt input lock completion message to the host processor 21 via the shared memory 22 (the procedure shown in FIG. 3).
これによりターミナル１は操作権を得てコント
ローラ１１１と測定器１３1の操作を行うことが
できる。 As a result, the terminal 1 obtains operating authority and can operate the controller 111 and the measuring instrument 131 .
なお、操作中に操作パネル１２1からの入力が
あつたときにはその情報が入力割込回路１１２で
ロツクされ、操作権が復帰したときに自動的に操
作パネル１２1からの入力がアクテイブとなりロ
ツクされていた入力情報が吐き出されコントロー
ラ１１１に入力され適宜実行される。すなわち操
作権が復帰したときにはそこでの未処理の仕事が
遂行される。これにより、操作権が復帰したとき
情報入力が未処理のままで残り、不合理状態で動
作を終了し、次の操作開始時等で操作ミスを誘発
するという如き危険性を防止することができる。 Note that when an input is received from the operation panel 121 during operation, that information is locked by the input interrupt circuit 112, and when the operating authority is restored, the input from the operation panel 121 is automatically activated and locked. The input information that was previously stored is outputted and input to the controller 111, where it is executed as appropriate. In other words, when the operating authority is restored, the unprocessed work will be completed. This prevents the risk of information input remaining unprocessed when the operating authority is restored, resulting in the operation ending in an irrational state, leading to an operational error when starting the next operation, etc. .
なお、ターミナルの数、共有メモリの数は実施
例での個数に限定されることなく、ターミナルの
場合はデバイスアドレスを、共有メモリの場合は
共有メモリアドレスを変更することにより増加す
ることができる。また、コントローラとその操作
パネルも同様にその個数を増加することができ
る。 Note that the number of terminals and the number of shared memories are not limited to the numbers in the embodiment, and can be increased by changing the device address in the case of terminals and the shared memory address in the case of shared memory. Further, the number of controllers and their operation panels can be similarly increased.
（発明の効果）
以上説明したように本発明によれば、操作権を
任意の時点で切換えることができ、更にこのよう
な切換が可能となつたことから、操作パネルより
操作した経過をそのまま引継いで更に詳細なレベ
ルの操作を可能とし、高度な現象解析及びエラー
からの回復が可能となる。即ち異常動作になつた
場合、操作権をより高度な解析能力を持つターミ
ナルへ移し、引続いて行われるターミナルの操作
によつて操作パネルでは不可能であつたメモリア
クセス等を可能とし、詳細なハードレジスタアク
セス等を行うことによつて異常原因の解析を容易
にする。(Effects of the Invention) As explained above, according to the present invention, the operating authority can be switched at any time, and since such switching has become possible, the progress of operations from the operation panel can be inherited as is. This enables operations at a more detailed level, allowing advanced phenomenon analysis and recovery from errors. In other words, in the event of abnormal operation, operating authority is transferred to a terminal with more advanced analysis capabilities, and subsequent operations on the terminal enable memory access, etc. that was not possible with the operation panel, allowing detailed information to be transferred. The cause of the abnormality can be easily analyzed by performing hard register access.
また、上述のようにメモリアクセス等が可能と
なることからプログラムの部分ロード（Load）
等の制御も可能となり、異常動作からの回復手段
も豊富になるという利点がある。 In addition, as mentioned above, since memory access etc. is possible, partial loading of the program (Load) is possible.
It is also possible to control the following, and there are advantages in that there are many means of recovery from abnormal operation.
第１図は本発明のアナログLSI試験装置の一実
施例を示す要部構成図、第２図は従来のアナログ
LSI試験装置の一例を示す図、第３図は第１図に
おける動作説明のための構成図である。
１……ターミナル、２０……計算機、２１……
ホストマイクロプロセツサ、２２……共有メモ
リ、１０1，１０2……計測モジユール、１１１…
…コントローラ、１１２……入力割込回路、１２
１，１２2……操作パネル、１３1，１３2，１４1，
１４2……測定器。
Fig. 1 is a main part configuration diagram showing one embodiment of the analog LSI test device of the present invention, and Fig. 2 is a conventional analog LSI test device.
FIG. 3 is a diagram showing an example of an LSI test device, and is a configuration diagram for explaining the operation in FIG. 1. 1...terminal, 20...calculator, 21...
Host microprocessor, 22... shared memory, 10 1 , 10 2 ... measurement module, 111...
... Controller, 112 ... Input interrupt circuit, 12
1 , 12 2 ... operation panel, 13 1 , 13 2 , 14 1 ,
14 2 ... Measuring instrument.
Claims (1)
より管理し制御される複数個の計測モジユールを
備え、各計測モジユールを被試験LSIに接続し被
試験LSIの各種動作試験を行うアナログLSI試験
装置において、 前記各計測モジユールは、コントローラと、こ
のコントローラに与える情報を入力するための操
作パネルと、コントローラにより制御され被試験
LSIに対し必要な信号を供給すると共に被試験
LSIより測定信号を得てコントローラに与える測
定器より構成され、 前記コントローラは操作パネルからの入力情報
を受付け保持する入力割込回路を備え、この入力
割込回路からの情報あるいは計算機からの情報に
基づいて測定器を制御する機能を有し、 前記計算機は、ホストプロセツサ部分と、前記
コントローラを操作する権利に係わるメツセージ
を記憶する共有メモリより構成され、前記各計測
モジユールのコントローラに対して情報の授受を
行なうと共に、得られた情報をもとに適宜の解析
を行なう機能を備え、 前記ホストプロセツサ部分に対して情報を入力
するターミナル を具備し、通常はコントローラを操作する権利が
放棄されるまでは先に確立した操作する権利が保
持され、特に操作の途中で前記操作する権利を強
制的に計算機側へ切換える場合は、 (1) 前記共有メモリ経由でターミナルからの強制
終了要求メツセージを受けると前記コントロー
ラは操作パネルからの情報入力をロツクして入
力割込回路に保持するようにし、共有メモリ経
由で割込入力ロツク完了メツセージを前記ホス
トプロセツサ部分へ送り、 (2) 前記入力割込回路ロツク完了メツセージによ
りコントローラを操作する権利が計算機側に移
り、前記ターミナルからの情報に基づきホスト
プロセツサ部分がコントローラを制御し、 (3) 前記ターミナルの入力によりコントローラを
操作する権利が放棄されると、コントローラは
共有メモリ経由でその権利放棄を知り入力割込
回路のロツク状態を解除し保持されていた入力
情報の吐き出しと操作パネルからの新たな入力
情報を受付ける ようにして行われる構成としたことを特徴とする
アナログLSI試験装置。[Scope of Claims] 1. An analog device that is connected as a lower layer of a computer and includes a plurality of measurement modules that are managed and controlled by the computer, and that connects each measurement module to an LSI under test to perform various operational tests on the LSI under test. In the LSI test equipment, each measurement module includes a controller, an operation panel for inputting information to the controller, and a device under test controlled by the controller.
Supplying necessary signals to LSI and being tested
It consists of a measuring device that obtains measurement signals from an LSI and provides them to a controller.The controller is equipped with an input interrupt circuit that accepts and holds input information from the operation panel, and the controller receives and retains input information from the operation panel. The computer has a function of controlling the measuring instrument based on the controller, and the computer is composed of a host processor part and a shared memory that stores messages related to the right to operate the controller, and the computer is configured to send information to the controller of each measurement module. It is equipped with a terminal for inputting information to the host processor section, and the right to operate the controller is usually relinquished. The previously established operating rights are retained until the operation is completed, and especially when the operating rights are forcibly switched to the computer side during the operation, (1) A forced termination request message is sent from the terminal via the shared memory. When the controller receives the information input from the operation panel, the controller locks the information input from the operation panel and holds it in the input interrupt circuit, and sends an interrupt input lock completion message to the host processor section via the shared memory. (3) The right to operate the controller is transferred to the computer side by the internal circuit lock completion message, and the host processor section controls the controller based on the information from the terminal, and (3) the right to operate the controller is waived by the input from the terminal. Then, the controller learns of the waiver via the shared memory, releases the lock state of the input interrupt circuit, discharges the input information that was held, and accepts new input information from the operation panel. Analog LSI test equipment characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109005A JPS60252275A (en) | 1984-05-29 | 1984-05-29 | Testing instrument of analog lsi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109005A JPS60252275A (en) | 1984-05-29 | 1984-05-29 | Testing instrument of analog lsi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60252275A JPS60252275A (en) | 1985-12-12 |
| JPH0548432B2 true JPH0548432B2 (en) | 1993-07-21 |
Family
ID=14499149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109005A Granted JPS60252275A (en) | 1984-05-29 | 1984-05-29 | Testing instrument of analog lsi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60252275A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522244A (en) * | 1975-06-24 | 1977-01-08 | Toshiba Corp | Measuring system |
-
1984
- 1984-05-29 JP JP59109005A patent/JPS60252275A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522244A (en) * | 1975-06-24 | 1977-01-08 | Toshiba Corp | Measuring system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60252275A (en) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451788B2 (en) | ||
| US4563736A (en) | Memory architecture for facilitating optimum replaceable unit (ORU) detection and diagnosis | |
| JPH0548432B2 (en) | ||
| US6125456A (en) | Microcomputer with self-diagnostic unit | |
| JP2752911B2 (en) | How to check port connection | |
| JP2626127B2 (en) | Backup route test method | |
| JPH01155452A (en) | System for confirming connection of data processing system | |
| JP2584903B2 (en) | External device control method | |
| JPH0662114A (en) | Inter-processor diagnostic processing system | |
| JPH045150B2 (en) | ||
| JP3357952B2 (en) | Automatic inspection system | |
| JP2735246B2 (en) | Test and set method | |
| JP2877505B2 (en) | LSI mounting board and data processing device | |
| JPH0152774B2 (en) | ||
| JPH0399326A (en) | Microprogram loading method, loading controller, information processor, and information processing system | |
| JPS6349812B2 (en) | ||
| JPH02173852A (en) | Bus diagnostic device | |
| JPS59123056A (en) | Automatic switching system of redundant system | |
| JP2531080B2 (en) | Bus adapter switching method | |
| JPS61105659A (en) | Method to test module loading status of information processing system | |
| JP2685289B2 (en) | Write enable signal check method | |
| JP3012402B2 (en) | Information processing system | |
| JPS63131234A (en) | Diagnosis control system | |
| JPS6386053A (en) | Information processor | |
| JPH07191871A (en) | System diagnostic system |