JPS59123056A - Automatic switching system of redundant system - Google Patents

Automatic switching system of redundant system

Info

Publication number
JPS59123056A
JPS59123056A JP57233463A JP23346382A JPS59123056A JP S59123056 A JPS59123056 A JP S59123056A JP 57233463 A JP57233463 A JP 57233463A JP 23346382 A JP23346382 A JP 23346382A JP S59123056 A JPS59123056 A JP S59123056A
Authority
JP
Japan
Prior art keywords
data
address data
circuit
redundant
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57233463A
Other languages
Japanese (ja)
Inventor
Sumitoshi Shirasaka
白坂 寿敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57233463A priority Critical patent/JPS59123056A/en
Publication of JPS59123056A publication Critical patent/JPS59123056A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Abstract

PURPOSE:To shorten the breakdown period by switching automatically faulty one of plural function parts to a redundant function part. CONSTITUTION:A circuit substrate 12 for redundancy having equivalent function is provided to the substrates 11A-11C having equivalent functions. The address data allotted to these substrates are stored in a scramble memory 13, and an access is given to the memory 13 under the control of a CPU14 to read the address data. Then circuit substrates 11A-11C and 12 are selected based on those address data, and at the same time the data are supplied to these substrates. Each output of substrates 11A-11C is compared with the output of the substrate 12 to diagnose whether substrates 11A-11C and 12 are normal or not respectively. If a fault arises, the address data in the memory 13 is updated under the control of the CPU14 to exchange faulty one of substrate 11A-11C with the substrate 12.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は冗長機能を備えたシステムに関し他の機能が
故障した場合に冗長機能への切替えが自動的に行なわれ
るようにした冗長機能自動切替システムに関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a system equipped with a redundant function, and provides a redundant function automatic switching system that automatically switches to the redundant function when another function fails. Regarding.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

システム内のある機能部分に同一機能を持つ主回路と副
回路とを設け、主回路が故障した場合に副回路に自動的
に切シ替えるシステムは大型電子計算機などに見うけら
れる。
A system in which a main circuit and a sub-circuit having the same function are provided in a certain functional part of the system and automatically switches to the sub-circuit when the main circuit fails is found in large electronic computers.

ところが、システム内に複数存在する同一回路ブロック
または同一機能基板のいずれか一つが故障した場合、こ
れを冗長用の他の回路ブロックまたは機能基板と自動的
に切シ替えることができるシステムは、従来では開発さ
れていない。また従来のシステムでは、このような場合
に故障状態を検出してこれを知らせる機能のあるものが
存在している。ところが単に故障の発見を知らせるもの
では、この故障修理は人手にたよって行なうため修理に
要する時間が長時間化し、システムのダウンタイムが長
くなりてしまう。
However, if one of the multiple identical circuit blocks or functional boards in a system fails, there is no conventional system that can automatically switch it to another redundant circuit block or functional board. It has not been developed. Furthermore, some conventional systems have a function of detecting and notifying a failure state in such a case. However, if the system simply reports the discovery of a failure, the time required for repair is long because the failure repair is performed manually, resulting in extended system downtime.

ところで、システムが半導体装置の特性測定を行なうた
めの生産装置である場合、生産工程の自動化、省力化が
進むとわずか1つの生産装置の故障が全体の生産システ
ムに与える影響は極めて大きい。このため、個々の装置
は信頼性が高く、また故障時のダウンタイムができるだ
け短かいものが強く望まれている。
By the way, when the system is a production device for measuring the characteristics of semiconductor devices, as production processes become more automated and labor-saving, the failure of just one production device has an extremely large impact on the entire production system. For this reason, it is strongly desired that each device be highly reliable and have as short a downtime as possible in the event of a failure.

〔発明の目的〕[Purpose of the invention]

この発明は上記のような事情を考慮してなされたもので
あシ、その目的は等価な機能を有する複数の機能部のい
ずれか1つが故障した場合に、これを冗長用機能部と自
動的に切シ替えることによってダウンタイムが短縮化さ
れた冗長機能自動切替システムを提供することにある。
This invention was made in consideration of the above-mentioned circumstances, and its purpose is to automatically designate it as a redundant functional section when any one of a plurality of functional sections having equivalent functions fails. An object of the present invention is to provide a redundant function automatic switching system that reduces downtime by switching to a redundant function.

〔発明の概要〕[Summary of the invention]

この発明によれば、等価か機能を有する複数の各機能部
それぞれとさらに等価な機能を有する冗長用機能部を設
け、これら各機能部および冗長用機能部に対してアドレ
スを割シ轟てこのアドレスデータをスクランブルメモリ
に予め記憶させ、CPUの制御の下にこのスクランブル
メモリをアクセスしてアドレスデータを読み出しこのア
ドレスデータに基づいて上記機能部および冗長用機能部
を選択しかつデータを供給し、また上記各機能部それぞ
れの出力と冗長用機能部の出力とを比較することによっ
て各機能部が正常であるかあるいは故障であるかを診断
し、故障である場合に上記CPUの制御の下に上記スク
ランブルメモリ内のアドレスデータを更新することによ
って、故障状態の機能部を冗長用機能部と切シ替えるよ
うにした冗長機能自動切替システムが提供されている。
According to the present invention, a redundancy function section having an equivalent function to each of a plurality of function sections having equivalent functions is provided, and addresses are assigned to each of these function sections and the redundancy function section. Preliminarily storing address data in a scramble memory, accessing the scramble memory under the control of the CPU to read out the address data, selecting the functional unit and the redundant functional unit based on the address data, and supplying the data; In addition, by comparing the output of each of the above functional units with the output of the redundant functional unit, it is possible to diagnose whether each functional unit is normal or malfunctioning. A redundant function automatic switching system is provided in which a faulty functional unit is switched to a redundant functional unit by updating the address data in the scramble memory.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照してこの発明の一実施例を説明する。第
1図はこの発明に係る冗長機能自動切替システムの構成
を示すブロック図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a redundant function automatic switching system according to the present invention.

図においてIIkないしIICは互い姉等価な機能をも
つ回路基板であシ、さらに12はこれら各基板11A〜
11Cと等価な機能を持ちこれら各基板111〜IIC
のうちいずれか1つが故障した場合にこれと切シ替えて
使用される冗長用の回路基板である。そして上記各基板
111〜IICおよび12には予めアドレスが割シ当て
られていて、このアドレスデータはスクランブルメモリ
13に記憶さ′れている。このスクランブルメモリ13
はCPU 14の制御によってアドレス指定され、その
アドレス領域内から読み出される上記アドレスデータは
アドレスバス15に伝達される。そしてこのアドレスノ
ぐスフ5上のアドレスデータに基づいて上記各基板11
1〜IIC,12の選択が行なわれる。
In the figure, IIk to IIC are circuit boards with functions equivalent to each other, and 12 is each of these boards 11A to 11A.
Each of these boards 111 to IIC has functions equivalent to 11C.
This is a redundant circuit board that is used as a replacement if one of them fails. Each of the boards 111 to IIC and 12 is assigned an address in advance, and this address data is stored in the scramble memory 13. This scramble memory 13
is addressed under the control of the CPU 14, and the address data read from within the address area is transmitted to the address bus 15. Based on the address data on this address nozzle 5, each board 11 is
1 to IIC, 12 are selected.

一方、上記CPU 14から出力されるデータはデータ
バス16を介して上記各基板11A〜11C112に並
列的に供給される。
On the other hand, data output from the CPU 14 is supplied in parallel to each of the boards 11A to 11C 112 via a data bus 16.

上記各基板111〜IICからの出力データはデータマ
ルチプレクサJ7A〜17Cそれぞれの一方入力端に供
給される。上記各データマルチプレクサ1flA〜17
Cそれぞれの他方入力端には上記冗長用の基板12から
の出力データが並列的に供給される。これらデータマル
チプレクサ17AんJ7Cは2つの入力端に供給される
データのうちいずれか一方を選択出力するのものであシ
、その選択動作はデータ選択制御回路18からの制御信
号に基づいて行なわれる・さらKこのデータ選択制御回
路18に、は上記データバス16を介してCPU 14
からのデータが供給され、この回路18の動作はCPU
 14の出力データに基づいて行なわれる。
Output data from each of the boards 111-IIC is supplied to one input terminal of each of the data multiplexers J7A-17C. Each of the above data multiplexers 1flA to 17
The output data from the redundant board 12 is supplied in parallel to the other input terminal of each of the redundant circuit boards 12. These data multiplexers 17A and J7C select and output one of the data supplied to their two input terminals, and the selection operation is performed based on a control signal from the data selection control circuit 18. Furthermore, the data selection control circuit 18 is connected to the CPU 14 via the data bus 16.
The operation of this circuit 18 is controlled by the CPU.
This is performed based on the output data of No. 14.

上記各データマルチプレクサZ7A〜17Cからの出力
データは他の回路部に供給されるとともに、オア回路1
9を介してデータ比較回路20に供給される。このデー
タ比較回路20は、上記データノ々ス16のデータに基
づいてデータ比較を行ない、各基板11A〜IICが故
障であるか否かを診断するものであシ、その診断結果は
データバス16を介して上記CPU 14に供給される
The output data from each of the data multiplexers Z7A to 17C is supplied to other circuit sections, and is also supplied to the OR circuit 1.
9 to the data comparison circuit 20. This data comparison circuit 20 performs data comparison based on the data of the data bus 16 and diagnoses whether or not each board 11A to IIC is malfunctioning. The data is supplied to the CPU 14 via the CPU 14.

上記構成でなる回路においてぜ各回路基板111〜11
C,12には予め第2図に示すようなアドレスデータが
割シ当てられている。そしてこれに対応してスクランブ
ルメモリ1301〜4番地のメモリアドレス領域内には
、第3図に示すように「1」〜「4」のアドレスデータ
が予め記憶されている。そしていま、正常の動作時には
CPU 14がスクランブルメモリ13の1〜3番地を
アクセスしてIll、r2J。
In the circuit having the above configuration, each circuit board 111 to 11
Address data as shown in FIG. 2 is previously assigned to C and 12. Correspondingly, address data "1" to "4" are stored in advance in the memory address area of addresses 1301 to 4 of the scramble memory 1301, as shown in FIG. Now, during normal operation, the CPU 14 accesses addresses 1 to 3 of the scramble memory 13 and writes Ill, r2J.

「3」のアドレスデータを読み出す。したがってこの場
合には回路基板111〜IICのうちのいずれか1つが
選択され、選択された回路基板1ノにデータバス16を
介してCPU 14からのデータが供給される。一方、
正常動作時、各データマルチブレフサJ7A〜17Cは
各回路基板111〜IICからの出力データを選択する
ので、各回路基板11に〜IICからの出力データは各
データマルチブレフサ17A〜17Cを介して他の回路
部に供給される。したがって、正常動作時には冗長用の
回路基板12は選択されない。
Read address data of "3". Therefore, in this case, one of the circuit boards 111 to IIC is selected, and data from the CPU 14 is supplied to the selected circuit board 1 via the data bus 16. on the other hand,
During normal operation, each data multiplexer J7A-17C selects the output data from each circuit board 111-IIC, so the output data from each circuit board 11-IIC is sent via each data multiplexer 17A-17C. and is supplied to other circuit sections. Therefore, during normal operation, the redundant circuit board 12 is not selected.

次にいま各回路基板11A〜IICからの出力データを
受ける他の回路部が、回路基板JZA〜IICのいずれ
か1つの故障によって誤動作を起こすと、この誤動作検
出時に得られる割込信号IRQがCPU 14に入力す
る。この信号IRQの入力によp CPU I 4は、
予め記憶している故障診断プログラムを実行して故障が
発生している回路基板をまず検出する。この検出は次の
ように行なわれる。まず、CPU 14はスクランブル
メモリ13の1〜3番地を順次アクセスして「1」〜「
3」のアドレスデータ  −を読み出す。したがって仁
のアドレスデータによシ回路基板11A〜IICが順次
選択される。一方、CPU 14は選択される各回路基
板111〜11Cに対し、データバス16を介してデー
タを順次供給する。そしてデータ選択制御回路18は、
回路基板11A〜IICが選択されているときKそれぞ
れの出力データが選択されるように各データマルチブレ
フサJ7A〜17Cを制御する。したがってこの場合、
各回路基板JJA〜IICからの出力デーダはオア回路
19を介してデータ比較回路zoK順次大刀する。また
CPU Z 4はスクランブルメモリ13の1〜3番地
を順次アクセスする際、各アクセスの後にスクランブル
メモリ1304番地をアクセスするとともにデータバス
16IfCデータを供給する。、したがってこの場合に
は冗長用の回路基板12が選択され、この基板12にC
PU 14からのデータが供給される。一方、このとき
に−データ選択制御回路18は、上記冗長用の回路基板
12からの出力データがそれぞれ選択されるように各デ
ータマルチブレフサJ7A〜17Cを制御する。このた
め、データ比較回路2oには各回路基板11A〜IIC
の出力データ相互間に冗長用の回路基板12の出力デー
タが挿入された状態で順次入力する。次Kf”−夕比較
回路20は冗長用の回路基板12からの出力データを基
準データとして用い、このデータと各回路基板111〜
IICの出力データそれぞれとを比較することによシ各
回路基板11A〜IICの故障診断を行なう。そしてこ
の診断結果に対応したデータがデータバス16を介して
CPUJn&C入力すると、次にCPU 14はこのデ
ータに応じてスクランブルメモリ13内のアドレスデー
タの更新を行なう。たとえば、上記診断時に回路基板1
1Bに故障が発生していれば、こノ後、CPU f 4
はスクランブルメモ1713(D22番地アドレスデー
タを冗長用の回路基板12に予め割ル当てられているア
ドレスデータ「4」に書′i換え、また4番地にはアド
レスデータを書き込まない。したがって、更新後のスク
ランブルメモリ13の内容は第4図のようになる。
Next, if another circuit section that currently receives output data from each of the circuit boards 11A to IIC malfunctions due to a failure in any one of the circuit boards JZA to IIC, an interrupt signal IRQ obtained at the time of detection of this malfunction will be sent to the CPU. 14. By inputting this signal IRQ, p CPU I4
First, a fault diagnosis program stored in advance is executed to detect a circuit board in which a fault has occurred. This detection is performed as follows. First, the CPU 14 sequentially accesses addresses 1 to 3 of the scramble memory 13 and reads "1" to "3" in the scramble memory 13.
3" address data - is read. Therefore, the circuit boards 11A to IIC are sequentially selected according to the specific address data. On the other hand, the CPU 14 sequentially supplies data via the data bus 16 to each of the selected circuit boards 111 to 11C. The data selection control circuit 18 then
The data multiplexers J7A to 17C are controlled so that when the circuit boards 11A to IIC are selected, the respective output data of K are selected. Therefore in this case,
The output data from each circuit board JJA to IIC is sequentially sent to the data comparison circuit zoK via an OR circuit 19. Further, when the CPU Z 4 sequentially accesses addresses 1 to 3 of the scramble memory 13, it accesses the address 1304 of the scramble memory 1304 after each access and supplies IfC data to the data bus 16. , Therefore, in this case, the redundant circuit board 12 is selected, and this board 12 is equipped with C.
Data from PU 14 is provided. On the other hand, at this time, the -data selection control circuit 18 controls each of the data multiplexers J7A to 17C so that the output data from the redundant circuit board 12 is selected. For this reason, the data comparison circuit 2o includes each circuit board 11A to IIC.
The output data of the circuit board 12 for redundancy is inserted between the output data of the redundant circuit boards 12 and is inputted sequentially. The next Kf''-event comparison circuit 20 uses the output data from the redundant circuit board 12 as reference data, and uses this data and each circuit board 111 to
By comparing the output data of each IIC, a failure diagnosis of each circuit board 11A to IIC is performed. When data corresponding to this diagnostic result is input to CPUJn&C via the data bus 16, the CPU 14 then updates the address data in the scramble memory 13 in accordance with this data. For example, during the above diagnosis, the circuit board 1
If a failure occurs in 1B, after this, CPU f4
The scramble memo 1713 (D22 address data is rewritten to the address data "4" previously assigned to the redundant circuit board 12, and no address data is written to the 4th address. Therefore, after the update The contents of the scramble memory 13 are as shown in FIG.

スクランブルメモリ13内のアドレスデータ更新が終了
すると上記故障診断プログラムの実行が停止する。
When the update of the address data in the scramble memory 13 is completed, the execution of the fault diagnosis program is stopped.

そこで次にCPUがスクランブルメモリ13の2番地を
アクセスすると、このときに読み出されるアドレスデー
タは「4」であシ、故障の発生している回路基板11B
に代って冗長用の回路基板12がこの後、選択される。
Then, when the CPU next accesses address 2 of the scramble memory 13, the address data read at this time is "4", and the circuit board 11B where the failure has occurred.
A redundant circuit board 12 is then selected instead.

すなわち、スクランブルメモリ13内のアト・レスデー
タが更新されたことにょシ、故障の発生している回路基
板11Bは冗長用の回路基板12に自動的に切シ替えら
れるととKなシ、この後、他の回路部にはデータマルチ
プレクサ17A〜17Cを介して正しいデータが出力さ
れる。また、故障診断時に上記回路基板11B以外のも
のが故障であると診断された場合には、スクランブルメ
モリ13内の対応する番地のアドレスデータが冗長用の
回路基板12に予め割)合てられたデータ「4」に書き
換えられる。したがって、回路基板11A〜IICのう
ちいずれのものが故障しても冗長用の回路基板12に自
動的に切シ替えられる。
That is, when the address data in the scramble memory 13 is updated, the faulty circuit board 11B is automatically switched to the redundant circuit board 12. After that, correct data is output to other circuit sections via data multiplexers 17A to 17C. Furthermore, if a circuit board other than the circuit board 11B is diagnosed as having a fault during fault diagnosis, the address data at the corresponding address in the scramble memory 13 is allocated in advance to the redundant circuit board 12. The data is rewritten to "4". Therefore, even if any one of the circuit boards 11A to IIC fails, it is automatically switched to the redundant circuit board 12.

このように上記実施例によれば、回路基板11A〜II
Cのいずれかが故障すると、この故障の発生した回路基
板が冗長用の回路基板12に自動的に切シ替えられるの
で、人手にたよって切シ替える場合に比較してダウンタ
イムの大幅な短縮化が実現できる。
In this way, according to the above embodiment, the circuit boards 11A to II
If one of the circuit boards C fails, the circuit board in which the failure occurred is automatically switched to the redundant circuit board 12, which greatly reduces downtime compared to the case where switching is done manually. can be realized.

なお、この発明は上記実施例に限定され石ものではなく
種々の変形が可能である。たとえば上記実施例では冗長
用の回路基板は1つだけ設ける場合について説明したが
、これは1つ以上設けるようにしてもよく、さらに冗長
用以外の回路基板も111〜IICの3つに限定される
ものではない。また上記実施例では各回路基板11A〜
IICからの出力データを他の回路部に供給する場合に
ついて説明したが、第5図に示すように各回路基板11
1〜IICの出力データを他の各回路基板21に〜21
Cに供給しこの基板21に〜21Cの出力データを他の
回路部に供給するような場合、各回路基板21A〜21
Cに対して冗長用の回路基板22を設け、回路基板21
A〜21Cの故障時にこの回路基板22と自動的に切シ
替えるようにしてもよりなお、第5図において、23は
データマルチプレクサJ7A〜17Cの出力データのう
ちから1つを選択するためのデータマルチプレクサ、2
4八〜24Cは上記各回路基板21A〜21cの出力デ
ータと冗長用の回路基板°22の出力データとからそれ
ぞれいずれが一方を選択するためのデータマルチプレク
サであル、13は前記スクランブルメモリ13に対応し
たものであシさらlIC1Bは前記データ選択制御回路
18JIC対応したものである〇 なお、上記回路基板11,12.21.22の代D4C
たとえば特定の機能を持つ回路ブロックを用いるように
してもよい。
It should be noted that the present invention is limited to the above-mentioned embodiment and is not limited to the above embodiment, and various modifications are possible. For example, in the above embodiment, only one redundant circuit board is provided, but one or more circuit boards may be provided, and circuit boards other than redundant circuit boards are also limited to three, 111 to IIC. It's not something you can do. Further, in the above embodiment, each circuit board 11A~
The case where the output data from the IIC is supplied to other circuit sections has been explained, but as shown in FIG.
1 to IIC output data to each other circuit board 21 to 21
When supplying the output data of 21C to other circuit parts to this board 21, each circuit board 21A to 21
A redundant circuit board 22 is provided for C, and the circuit board 21
Even if the circuit board 22 is automatically switched in the event of a failure of A-21C, in FIG. 5, 23 is data for selecting one of the output data of data multiplexers J7A-17C. multiplexer, 2
48 to 24C are data multiplexers for selecting one of the output data of the circuit boards 21A to 21c and the output data of the redundant circuit board 22; 13 is a data multiplexer for selecting one of the output data of the circuit boards 21A to 21c; IC1B is compatible with the data selection control circuit 18JIC. In addition, the circuit board 11, 12, 21, 22 D4C is compatible with the above data selection control circuit 18JIC.
For example, circuit blocks with specific functions may be used.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明によれば、等価な機能を有
する複数の機能のいずれが1つが故障した場合にこれを
冗長用機能部と自動的に切シ替えるようKしたので、ダ
ウンタイムが短縮化された冗長機能自動切替システムが
提供できる。
As explained above, according to the present invention, if one of a plurality of functions having equivalent functions fails, it is automatically switched to a redundant functional unit, thereby reducing downtime. A system for automatically switching redundant functions can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示すブロック図、
第2図ないし第4図はそれぞれ上記実施例を説明するた
めの状態図、第5図はこの発明の他の実施例の構成を示
すブロック図である。 11.21・・・回路基板、12.22・・・冗長用の
回路基板、13 、13’、、、ユクラ、プヤメモリ、
14・・・CPU、75・・・アドレスバス、16・・
・データバス、17,23.24・・・データマルチプ
レクサ、18.18・・・データ選択制御回路、19、
・、オア回路、2o・・・データ比較回路。 出願人代理人 弁理土鈴 江 武 彦 第1図。 @ 2 図 第3図 第4図
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
2 to 4 are state diagrams for explaining the above-mentioned embodiment, respectively, and FIG. 5 is a block diagram showing the configuration of another embodiment of the present invention. 11.21...Circuit board, 12.22...Redundant circuit board, 13, 13', Yukura, Puya memory,
14...CPU, 75...Address bus, 16...
・Data bus, 17, 23. 24... Data multiplexer, 18. 18... Data selection control circuit, 19.
・, OR circuit, 2o... data comparison circuit. Applicant's agent: Patent attorney Takehiko Dosu Figure 1. @2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 等価な機能を有する複数の機能部と、これら複数の各機
能部それぞれとさらに等価な機能を有する冗長用機能部
と、上記機能部および冗長用機能部に対してアドレスを
割シ合て、これらアドレスデータを記憶するアドレスデ
ータ記憶手段と、上記アドレスデータ記憶手段をアクセ
スしてアドレスデータを読み出しこのアドレスデータに
基づいて上記機能部および冗長用機能部を選択しデータ
を供給する制御手段と、上記各機能部の出力それぞれと
上記、冗長用機能部の出力との選択を行なう出力選択手
段と、上記各機能部の出力を検出することによって故障
診断を行なう故障診断手段と、この手段の診断結果に応
じて上記アドレスデータ記憶手段内のアドレスデータを
更新するアドレスデータ更新手段とを具備したことを特
徴とする冗長機能自動切替システム。
A plurality of functional units having equivalent functions, a redundancy functional unit having further equivalent functions to each of the plurality of functional units, and an address ratio for the above functional units and redundancy functional units. an address data storage means for storing address data; a control means for accessing the address data storage means to read out the address data; and based on the address data, selecting the functional section and the redundancy functional section and supplying the data; Output selection means for selecting between the outputs of each functional section and the outputs of the redundant functional section, a fault diagnosis means for diagnosing a failure by detecting the outputs of the respective functional sections, and the diagnostic results of this means and address data updating means for updating the address data in the address data storage means in accordance with the redundant function automatic switching system.
JP57233463A 1982-12-28 1982-12-28 Automatic switching system of redundant system Pending JPS59123056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57233463A JPS59123056A (en) 1982-12-28 1982-12-28 Automatic switching system of redundant system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57233463A JPS59123056A (en) 1982-12-28 1982-12-28 Automatic switching system of redundant system

Publications (1)

Publication Number Publication Date
JPS59123056A true JPS59123056A (en) 1984-07-16

Family

ID=16955422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57233463A Pending JPS59123056A (en) 1982-12-28 1982-12-28 Automatic switching system of redundant system

Country Status (1)

Country Link
JP (1) JPS59123056A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273141A (en) * 1987-04-30 1988-11-10 Nec Corp Error self-checking processor and its driving method
JPH01258137A (en) * 1988-04-08 1989-10-16 Natl Space Dev Agency Japan<Nasda> Fault acceptance computer unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273141A (en) * 1987-04-30 1988-11-10 Nec Corp Error self-checking processor and its driving method
JPH01258137A (en) * 1988-04-08 1989-10-16 Natl Space Dev Agency Japan<Nasda> Fault acceptance computer unit

Similar Documents

Publication Publication Date Title
US5235687A (en) Method for replacing memory modules in a data processing system, and data processing system for performing the method
JPS59123056A (en) Automatic switching system of redundant system
JPH06259343A (en) Multiple bus control method and system using the same
JPWO2008050455A1 (en) Address line fault processing apparatus, address line fault processing method, address line fault processing program, information processing apparatus, and memory controller
JP6111605B2 (en) Computer system, computer system diagnostic method and diagnostic program
JPS6151578A (en) Fault diagnostic system of electronic circuit device
JP2626127B2 (en) Backup route test method
JP5227653B2 (en) Multiplexed computer system and processing method thereof
JPS5918722B2 (en) process control equipment
JPH079636B2 (en) Bus diagnostic device
JPH11306644A (en) Disk arraying device
JPH0662114A (en) Inter-processor diagnostic processing system
JPH08278924A (en) Adapter diagnostic system
JPH08115237A (en) Printer diagnostic system
JP3482788B2 (en) Failure diagnosis method
JPS6363942B2 (en)
JPS63238635A (en) System controller
JPS6282845A (en) Communication control equipment
JP2001334057A (en) Management device of game machine
JPS6152495B2 (en)
JPH04302342A (en) Fault diagnosing system
JPH0730651A (en) Diagnostic system
JPH04281543A (en) Fault processor
JPS62233869A (en) Control system for memory access
JPH0215352A (en) Dummy fault substitution diagnosis system