JPH079636B2 - Bus diagnostic device - Google Patents
Bus diagnostic deviceInfo
- Publication number
- JPH079636B2 JPH079636B2 JP63327750A JP32775088A JPH079636B2 JP H079636 B2 JPH079636 B2 JP H079636B2 JP 63327750 A JP63327750 A JP 63327750A JP 32775088 A JP32775088 A JP 32775088A JP H079636 B2 JPH079636 B2 JP H079636B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- address
- central control
- register circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はシステムバスの障害の有無を検査するバス診断
装置に関し、例えば、運用系と待機系の中央制御装置を
備えた2重化中央制御システムに適用し得るものであ
る。Description: TECHNICAL FIELD The present invention relates to a bus diagnostic device for inspecting the presence or absence of a fault in a system bus, for example, a dual centralized control including a centralized control device for an active system and a standby system. It is applicable to the system.
[従来の技術] 従来、中央制御装置(CPU)によって制御される磁気デ
ィスク制御装置等の被制御装置と中央制御装置とを接続
するシステムバスの異常を監視するバス診断装置とし
て、特開昭61−97763号公報に開示されたものがある。[Prior Art] Conventionally, as a bus diagnostic device for monitoring an abnormality of a system bus connecting a controlled device such as a magnetic disk control device controlled by a central control unit (CPU) and the central control device, Japanese Patent Application Laid-Open No. -97763 has been disclosed.
これは、中央制御装置がバスを介して被制御装置からデ
ータを取込む際に、そのデータに対応するコントロール
信号に基づき異なる2つのタイミングでデータ内容を捕
えてそれぞれレジスタ回路に格納し、これらのデータ内
容の一致、不一致によってバスを診断し、不一致の場合
に中央制御装置に警告を発するようにしたものである。This is because when the central control device fetches data from the controlled device via the bus, it captures the data contents at two different timings based on the control signal corresponding to the data and stores them in the register circuit respectively. The bus is diagnosed when the data contents match or do not match, and a warning is issued to the central control unit when the data do not match.
[発明が解決しようとする課題] 上述のバス診断装置によれば、バス診断を通常のデータ
転送サイクルで実行できるという利点、すなわち、中央
制御装置がバス診断のために取り立てて時間を割かれる
ことがないという利点を有する。[Problems to be Solved by the Invention] According to the above-mentioned bus diagnosis device, the advantage that the bus diagnosis can be executed in a normal data transfer cycle, that is, the central control unit takes time for bus diagnosis, is taken. There is no advantage.
しかしながら、上述のバス診断装置によれば、異なるラ
ッチタイミングを作り出すための遅延回路や一致不一致
を判別する比較器等のハードウェア構成で実現している
ため、その機能毎に異なる回路素子(集積回路を含む)
が必要となって実際上多くの回路素子を用いることにな
り、プリント配線基板上の占有面積が大きくなるという
問題がる。しかも、被制御装置とのバス毎にかかる診断
装置構成が必要となるので、この点から特に上述の問題
は大きなものとなる。However, according to the above-mentioned bus diagnostic device, since it is realized by a hardware configuration such as a delay circuit for producing different latch timings and a comparator for discriminating coincidence / non-coincidence, different circuit elements (integrated circuits) are provided for each function. including)
Therefore, many circuit elements are actually used, and there is a problem that the area occupied on the printed wiring board becomes large. Moreover, since the diagnostic device configuration is required for each bus with the controlled device, the above-mentioned problem is particularly serious in this respect.
また、2重化中央制御システムでは、運用系及び待機系
の中央制御装置を両系接続バスを介して接続するが、上
述のバス診断装置を運用系及び待機系のバスに対して設
けた場合には、両系接続バスを診断することができず、
両系接続バスをも診断しようとしてこのバスにも診断装
置を設けたとしても、両系接続バスがアクセスされてい
るときには、運用中又は待機中のバスもアクセスされて
いるため、両系接続バス又は運用系のバス(又は待機系
のバス)のいずれに障害が発生したか否かを検出するこ
とができない。In the dual centralized control system, the central control units of the active system and the standby system are connected via both system connection buses, but when the above-mentioned bus diagnostic device is provided for the bus of the active system and the standby system. Cannot diagnose both system connection buses,
Even if a diagnostic device is installed on this bus in order to diagnose both system connection buses, when both system connection buses are accessed, the operating or standby buses are also accessed. Or, it is not possible to detect which of the active bus (or the standby bus) has failed.
本発明は、以上の点を考慮してなされたものであり、ハ
ードウェア構成が少ない、しかも、バスが多岐にわたる
システムに適用するのに好適なバス診断装置を提供しよ
うとするものである。The present invention has been made in consideration of the above points, and an object of the present invention is to provide a bus diagnostic apparatus suitable for being applied to a system having a small hardware configuration and a wide variety of buses.
[課題を解決するための手段] かかる課題を解決するため、本発明においては、中央制
御装置と被制御装置とを接続するアドレスバス上のアド
レスを取り込んでそのアドレスが所定のときにコントロ
ール信号を出力するアドレスデコード回路と、このアド
レスデコード回路からのコントロール信号及び中央制御
装置からのコントロール信号に応じて、データバスにデ
ータを出力し、又はデータバス上のデータを取り込んで
格納するレジスタ回路とを備えた。[Means for Solving the Problem] In order to solve the problem, according to the present invention, an address on an address bus connecting a central control device and a controlled device is taken in and a control signal is sent when the address is predetermined. An address decode circuit for outputting, and a register circuit for outputting data to the data bus or taking in and storing the data on the data bus according to a control signal from the address decode circuit and a control signal from the central control unit. Prepared
そして、中央制御装置が、アドレスバス及びデータバス
に所定のアドレス及びデータを出力させてレジスタ回路
にその出力データを格納させ、その後、アドレスバスに
所定のアドレスを出力させてレジスタ回路に格納されて
いるデータをデータバスに出力させて取込み、この取り
込んだデータとレジスタ回路に格納させるため出力した
データとを比較してデータバスの診断を行なうようにし
た。Then, the central control unit causes the address bus and the data bus to output a predetermined address and data, causes the register circuit to store the output data, and then outputs the predetermined address to the address bus and stores the data in the register circuit. The present data is output to the data bus and fetched, and the fetched data is compared with the data output to be stored in the register circuit to diagnose the data bus.
[作用] 本発明のバス診断装置は、中央制御装置が、一度、診断
用のデータを出力させてそのデータをレジスタ回路に格
納させ、その格納されたデータをレジスタ回路から読出
して取込み、その後、中央制御装置が出力したデータと
レジスタ回路から戻ってきたデータとの一致不一致を判
別して少なくともデータバスを診断するようにした。[Operation] In the bus diagnostic device of the present invention, the central controller once outputs diagnostic data, stores the data in the register circuit, reads the stored data from the register circuit, and then fetches the data. At least the data bus is diagnosed by determining whether or not the data output from the central control unit and the data returned from the register circuit match.
この際、レジスタ回路に対するデータの書込み、又は読
出しをアドレスコード回路にアドレスを与えることで制
御するようにした。At this time, writing or reading of data to or from the register circuit is controlled by giving an address to the address code circuit.
[実施例] 以下、本発明の一実施例を図図面を参照しながら詳述す
る。[Embodiment] An embodiment of the present invention will be described in detail below with reference to the drawings.
ここで、第1図はこの実施例のバス診断装置の構成を示
すブロック図、第2図はその中央制御装置が実行するバ
ス診断モードでの処理を示すフローチャート、第3図は
上記実施例のバス診断装置を2重化中央制御システムに
適用した場合の効果の説明に供するブロック図である。Here, FIG. 1 is a block diagram showing the configuration of the bus diagnostic apparatus of this embodiment, FIG. 2 is a flowchart showing the processing in the bus diagnostic mode executed by the central control unit, and FIG. It is a block diagram with which explanation of an effect at the time of applying a bus diagnostic device to a duplication central control system is given.
第1図において、中央制御装置10からは、アドレスバス
11及びデータバス12が延出されていると共に、図示しな
い複数のコントロール信号用ラインが延出されており、
アドレスバス11及びデータバス12等は図示しない被制御
装置に接続されている。In FIG. 1, from the central control unit 10, the address bus
11 and the data bus 12 are extended, a plurality of control signal lines not shown are extended,
The address bus 11 and the data bus 12 are connected to a controlled device (not shown).
この実施例の場合、アドレスバス11及びデータバス12
は、、被制御装置に加えてバス終端パッケージ13に接続
されている。バス終端パッケージ13においては、アドレ
スバス11はアドレスデコード回路14に接続されている。
このアドレスデコード回路14は、アドレスバス11上のア
ドレスが、所定の値のときに、中央制御装置10に対して
応答信号ラインL1を介して応答信号を出力すると共に、
レジスタ回路15にイネーブル信号をコントロール信号ラ
インL2を介して与えるようになされている。In the case of this embodiment, the address bus 11 and the data bus 12
Are connected to the bus termination package 13 in addition to the controlled devices. In the bus termination package 13, the address bus 11 is connected to the address decoding circuit 14.
The address decoding circuit 14 outputs a response signal to the central control unit 10 via the response signal line L1 when the address on the address bus 11 has a predetermined value, and
An enable signal is applied to the register circuit 15 via the control signal line L2.
なお、中央制御装置10からレジスタ回路15には、レジス
タ回路15に書込み又は読出しを指示するライト/リード
信号がコントロール信号ラインL3を介して与えられる。A write / read signal for instructing the register circuit 15 to write or read is given from the central controller 10 to the register circuit 15 through the control signal line L3.
レジスタ回路15は、中央制御装置10と図示しない被制御
装置とを結ぶデータバス12に接続されており、データバ
ス12上のデータを取込んで格納したり、格納しているデ
ータをデータバス12上に出力したりする。The register circuit 15 is connected to a data bus 12 that connects the central control device 10 and a controlled device (not shown). The register circuit 15 takes in and stores the data on the data bus 12 and stores the stored data in the data bus 12. Output to above.
次に、中央制御装置10が実行するバス診断処理について
第2図を参照しながら詳述する。Next, the bus diagnosis processing executed by the central controller 10 will be described in detail with reference to FIG.
中央制御装置10は、所定周期毎に、第2図に示すバス診
断処理プログラムを開始し、まず、診断用として定まっ
ている第1のアドレスをアドレスバス11に出力し、ま
た、診断用として定まっているデータをデータバス12に
出力し、その後、レジスタ回路15に対してライトモード
を指示する(ステップ100〜102)。The central controller 10 starts the bus diagnostic processing program shown in FIG. 2 at predetermined intervals, first outputs the first address determined for diagnosis to the address bus 11, and also determines the first address determined for diagnosis. The selected data is output to the data bus 12, and then the write mode is instructed to the register circuit 15 (steps 100 to 102).
このとき、アドレスデコード回路14は、中央制御装置10
に対して応答信号を送出すると共に、レジスタ回路15に
対してライトイネーブル信号を出力する。その結果、レ
ジスタ回路15には、中央制御装置10が診断用として出力
したデータが格納される。At this time, the address decoding circuit 14 causes the central controller 10 to
To the register circuit 15 and outputs a write enable signal to the register circuit 15. As a result, the register circuit 15 stores the data output by the central controller 10 for diagnosis.
中央制御装置10は、レジスタ回路15に対してライトモー
ドを指示した時点から、所定の時間内にアドレスデコー
ド回路14から応答信号が与えられたか否かを判断し、所
定の時間内に応答信号が与えられない場合には、アドレ
スバス11に障害が発生したと判断してそのことに対する
警告を発生してバス診断処理を終了させる(ステップ10
3、104)。The central controller 10 determines whether or not the response signal is given from the address decoding circuit 14 within a predetermined time from the time when the write mode is instructed to the register circuit 15, and the response signal is received within the predetermined time. If not given, it is determined that a failure has occurred in the address bus 11 and a warning is issued to that effect to terminate the bus diagnostic processing (step 10).
3, 104).
他方、応答信号が与えられると、中央制御装置10は、ア
ドレスデコード回路14に対する第2のアドレスをアドレ
スバス11に出力し、その後、レジスタ回路15に対してリ
ードモードを指示する(ステップ105、106)。On the other hand, when the response signal is given, the central control unit 10 outputs the second address for the address decoding circuit 14 to the address bus 11, and thereafter instructs the register circuit 15 to the read mode (steps 105 and 106). ).
このとき、アドレスデコード回路14は、中央制御装置10
に対して応答信号を送出すると共に、レジスタ回路15に
対してアウトプットイネーブル信号を出力する。その結
果、レジスタ回路15は、格納しているデータをデータバ
ス12に出力する。At this time, the address decoding circuit 14 causes the central controller 10 to
To the register circuit 15 and outputs an output enable signal to the register circuit 15. As a result, the register circuit 15 outputs the stored data to the data bus 12.
中央制御装置10は、上述のようにレジスタ回路15に対し
てリードモードを指示すると、所定時間内にアドレスデ
コード回路14から応答信号が与えられたか否かを判断
し、所定の時間内に応答信号が与えられない場合には、
アドレスバス11に障害が発生したと判断してそのことに
対する警告を発生してバス診断処理を終了させる(ステ
ップ107、104)。When instructing the read mode to the register circuit 15 as described above, the central control unit 10 determines whether or not a response signal is given from the address decoding circuit 14 within a predetermined time, and the response signal within the predetermined time. Is not given,
It is determined that a failure has occurred in the address bus 11 and a warning is issued to that effect to terminate the bus diagnostic processing (steps 107 and 104).
他方、応答信号が与えられると、中央制御装置10は、デ
ータバス12上のデータを取込み、この取り込んだデータ
と上述のステップ101でデータバス12に出力したデータ
(中央制御装置10は内蔵するレジスタ回路にこのデータ
を格納している)との一致不一致を判別する(ステップ
108、109)。On the other hand, when the response signal is given, the central control unit 10 takes in the data on the data bus 12, and the taken-in data and the data output to the data bus 12 in step 101 described above (the central control unit 10 has a built-in register). (This data is stored in the circuit) It is discriminated whether or not it matches (step)
108, 109).
その結果、一致していると判別すると、一連のバス診断
処理を終了させる。他方、不一致であると判別すると、
データバス12に障害が発生したと判断してそのことに対
する警告を発生してバス診断処理を終了させる(ステッ
プ110)。As a result, when it is determined that they match, a series of bus diagnosis processing is ended. On the other hand, if it is determined that they do not match,
It is determined that a fault has occurred in the data bus 12, a warning is issued to that effect, and the bus diagnostic process is terminated (step 110).
このようにして、バス診断用のレジスタ回路15にデータ
を一旦書込み、そのデータをレジスタ回路15から取り出
して書込みにかかるデータと比較してデータバス12の診
断を行なっており、また、レジスタ回路15にアクセス動
作させるイネーブル信号をアドレスデコード回路14が発
生するようにすると共に、そのイネーブル信号にほぼ同
期して中央制御装置10に対してアドレスを取り込んだこ
とを報告させるようにしてアドレスバス11の診断をも行
なっている。In this way, the data is once written to the register circuit 15 for bus diagnosis, the data is taken out from the register circuit 15 and compared with the data to be written to diagnose the data bus 12. Of the address bus 11 by causing the address decoding circuit 14 to generate an enable signal for access operation to the CPU, and causing the central controller 10 to report that the address has been taken in almost in synchronization with the enable signal. Is also doing.
従って、上述の実施例によれば、バス診断のために必要
となる回路がアドレスデコード回路14やレジスタ回路15
等であるので、従来のような遅延回路や比較器の場合と
比べてハードウェア構成が小さくて良い。実際上、デコ
ード回路やレジスタ回路を実現するためには、遅延回路
や比較器を実現する場合に比べて共通のICチップを用い
て実現できることが多く。そのため、回路素子数が少な
くて良く、占有面積を小さくすることができる。Therefore, according to the above-described embodiment, the circuits necessary for bus diagnosis are the address decoding circuit 14 and the register circuit 15.
Therefore, the hardware configuration may be smaller than that of a conventional delay circuit or comparator. In practice, in order to realize a decoding circuit or register circuit, it is often possible to use a common IC chip as compared with the case where a delay circuit or a comparator is realized. Therefore, the number of circuit elements can be small, and the occupied area can be reduced.
また、上述の実施例によるバス診断装置は、診断の対象
となるバス毎に各別に設ける必要はない。これは、この
バス診断装置の用い方によっては、1箇所だけでなく複
数箇所の障害を検出できるためである。Further, the bus diagnostic device according to the above-mentioned embodiment does not need to be separately provided for each bus to be diagnosed. This is because it is possible to detect faults at not only one location but also a plurality of locations depending on how to use this bus diagnostic device.
第3図は、上述の実施例によるバス診断装置を2重化中
央制御システムに適用した場合の効果の説明に供するも
のである。FIG. 3 is provided for explaining the effect when the bus diagnostic device according to the above-mentioned embodiment is applied to the duplicated central control system.
第3図において、2重化中央制御システム20は、中央制
御装置と被制御装置とバス接続装置とでなる2個の系21
及び22を備え、択一的にいずれか一方の系が運用系とな
り、他方の系が待機系となるようになされている。以
下、説明の便宜上、系21を運用系、系22を待機系とす
る。In FIG. 3, the duplicated central control system 20 comprises two systems 21 consisting of a central control device, controlled devices and bus connecting devices.
And 22, one of which is an active system and the other system is a standby system. Hereinafter, for convenience of explanation, the system 21 will be referred to as an active system, and the system 22 will be referred to as a standby system.
運用系21における中央制御装置21Aは、システムバス21D
を介して被制御装置21Bを制御する。他方、待機系22に
おける中央制御装置22Aは、この系22が運用系に切り替
わったとき、システムバス22Dを介して被制御装置22Bを
制御する。The central controller 21A in the operation system 21 is the system bus 21D.
The controlled device 21B is controlled via the. On the other hand, the central control device 22A in the standby system 22 controls the controlled device 22B via the system bus 22D when the system 22 is switched to the operating system.
この場合において、運用系21と待機系22との切り替えが
スムーズにいくように、被制御装置21A及び22Bが補助記
憶装置のような場合には、運用系21の中央制御装置21A
から被制御装置21Bに向かう情報は、中央制御装置21Aか
ら待機系22の被制御装置22Bにも与えられる。しかし、
中央制御装置21Aには、誤動作を防止するため、被制御
装置21Bからのデータだけが与えられ、待機系22の被制
御装置22Bからのデータが与えられない。In this case, if the controlled devices 21A and 22B are auxiliary storage devices so that the operation system 21 and the standby system 22 can be smoothly switched, the central control unit 21A of the operation system 21 is used.
The information from the controlled device 21B to the controlled device 21B is also given from the central control device 21A to the controlled device 22B of the standby system 22. But,
In order to prevent malfunction, the central control device 21A is given only the data from the controlled device 21B and not the data from the controlled device 22B of the standby system 22.
そこで、各系には、他方の系のバスとの接続を制御する
バス接続装置21C及び22Cが設けられており、これらバス
接続装置21C及び22C間に両系接続バス23が接続されてい
る。Therefore, each system is provided with bus connection devices 21C and 22C for controlling connection with the bus of the other system, and both system connection buses 23 are connected between these bus connection devices 21C and 22C.
これらバス接続装置21C及び22Cはそれぞれ、上述したバ
ス診断装置におけるアドレスデコード回路及びレジスタ
回路が設けられている。なお、バス接続装置21Cにおけ
るアドレスデコード回路に対するアドレスと、バス接続
装置22Cにおけるアドレスデコード回路に対するアドレ
スとは異なるものが割り当てられている。These bus connecting devices 21C and 22C are respectively provided with the address decoding circuit and the register circuit in the above-mentioned bus diagnostic device. Note that different addresses are assigned to the address decode circuits in the bus connection device 21C and the address decode circuits in the bus connection device 22C.
運用系21の中央制御装置21Aが、自系のシステムバス21D
を診断する場合には、バス接続装置21Cによってシステ
ムバス21Dと両系共通バス23とを切り離した状態にし、
バス接続装置21C内に設けられているアドレスデコード
回路やレジスタ回路に対して上述のようなバス診断処理
を実行する。The central controller 21A of the operation system 21 is the system bus 21D of its own system.
When diagnosing, make the system bus 21D and the system common bus 23 separated by the bus connection device 21C,
The bus diagnosis process as described above is executed for the address decode circuit and the register circuit provided in the bus connection device 21C.
また、中央制御装置21Aが、両系接続バス23を診断する
場合には、待機系22のシステムバス22Dを両系共通バス2
3から切り離した状態とし、バス接続装置22C内に設けら
れているアドレスデコード回路やレジスタ回路に対して
上述のようなバス診断処理を実行する。このとき、運用
系のシステムバス21Dと両系接続バス23の両方の影響が
診断結果に反映されるが、上述のようにして、システム
バス21D単独について診断をしてそれについて結果を得
ていると、その結果を参照することで両系接続バス23を
診断することができる。Further, when the central control unit 21A diagnoses the system connection bus 23, the system bus 22D of the standby system 22 is replaced by the system common bus 2
In the state of being separated from 3, the above-mentioned bus diagnostic processing is executed for the address decoding circuit and the register circuit provided in the bus connecting device 22C. At this time, the effects of both the system bus 21D of the active system and the connection bus 23 of both systems are reflected in the diagnosis result, but as described above, the system bus 21D alone is diagnosed and the result is obtained. By referring to the result, the both-system connection bus 23 can be diagnosed.
なお、待機系22におけるシステムバス22Dを運用系21の
中央制御装置21Aが診断する場合には、中央制御装置21A
は、バス接続装置21C及び22Cに対してシステムバス21
D、両系接続バス23、システムバス22Dを接続させた後、
バス接続装置22C内に設けられているアドレスデコード
回路やレジスタ回路に対して上述のようなバス診断処理
を実行する。このとき、運用系のシステムバス21Dと両
系接続バス23と待機系のシステムバス22Dの影響が診断
結果に反映されるが、上述のようにして、システムバス
21D及び両系接続バス23について予め診断をしてそれに
ついて結果を得ていると、その結果を参照することでシ
ステムバス22Dを診断することができる。When the central controller 21A of the operating system 21 diagnoses the system bus 22D of the standby system 22, the central controller 21A
Is the system bus 21 for the bus connection devices 21C and 22C.
After connecting D, both system connection bus 23, system bus 22D,
The bus diagnosis processing as described above is executed for the address decode circuit and the register circuit provided in the bus connection device 22C. At this time, the influence of the active system bus 21D, the dual system connection bus 23, and the standby system bus 22D is reflected in the diagnosis result.
When the diagnosis is performed in advance on 21D and the two-system connection bus 23 and the result is obtained, the system bus 22D can be diagnosed by referring to the result.
待機系22の中央制御装置22Aが各バスを診断する場合に
も上述と同様に行なう。When the central control unit 22A of the standby system 22 diagnoses each bus, the same operation as described above is performed.
このように、第1図の構成を有するバス診断装置を、2
重化中央制御システムに適用した場合には、バス単位
で、すなわち、障害箇所がいずれであるかについても診
断を下すことができる。As described above, the bus diagnostic device having the configuration of FIG.
When applied to the redundant central control system, it is possible to make a diagnosis for each bus, that is, for which fault location.
なお、上述では、2重化中央制御システムに本発明のバ
ス診断装置を適用した場合を示したが、他の情報処理シ
ステムに対しても必要に応じて適宜適用することができ
る。In the above description, the case where the bus diagnostic device of the present invention is applied to the duplicated central control system has been shown, but it can be appropriately applied to other information processing systems as necessary.
また、上述の実施例においては、レジスタ回路15に対す
るイネーブル信号をアドレスデコード回路14が出力する
ものを示したが、中央制御装置10が応答信号の受信後に
出力するようにしても良い。Further, in the above embodiment, the address decode circuit 14 outputs the enable signal for the register circuit 15, but the central controller 10 may output the response signal after receiving the response signal.
さらに、上述の実施例においては、レジスタ回路15に対
するライト/リード信号を中央制御装置10が出力するも
のを示したが、アドレスデコード回路14が出力するよう
にしても良い。すなわち、アドレスデコード回路14がイ
ネーブル信号を出力する前に、ライト/リード信号を先
に出力するようにしても良い。Further, in the above-described embodiment, the central control unit 10 outputs the write / read signal to the register circuit 15, but the address decoding circuit 14 may output it. That is, the write / read signal may be output first before the address decoding circuit 14 outputs the enable signal.
また、上述では、本発明を、バス接続装置21C及び22Cが
自系のシステムバスと両系接続バスとを切離し制御でき
る2重化中央制御システムに適用したものを示したが、
これらバスをバス接続装置が切離しできない中央制御シ
ステムに適用しても良い。この場合にも、アドレスデコ
ード回路及びレジスタ回路の対を各部に設けることで故
障箇所を診断することができる。Further, in the above description, the present invention is applied to the duplicated central control system in which the bus connection devices 21C and 22C can control the system bus of both systems and the system connection buses by separating them from each other.
These buses may be applied to a central control system in which the bus connection device cannot be disconnected. Also in this case, a failure location can be diagnosed by providing a pair of the address decode circuit and the register circuit in each part.
[発明の効果] 以上のように、本発明によれば、バス診断モードになる
と、中央制御装置がデータをデータバスに出力すると共
にアドレスをアドレスバスに出力することで、レジスタ
回路にそのデータを一旦格納させ、その後、アドレスを
アドレスバスに出力して上述のレジスタ回路を読出し駆
動してレジスタ回路からデータを出力させ、中央制御装
置がレジスタ回路に記憶させた前後のデータを比較して
バスを診断するようにしたので、ハードウェア的に必要
となる構成が小さくて良く、全体構成を小型なものとす
ることができる。[Effects of the Invention] As described above, according to the present invention, when the bus diagnostic mode is entered, the central control unit outputs the data to the data bus and outputs the address to the address bus, so that the data is stored in the register circuit. Once stored, the address is output to the address bus to read out and drive the above register circuit to output data from the register circuit, and the central controller compares the data before and after stored in the register circuit and Since the diagnosis is made, the hardware-required configuration may be small, and the overall configuration can be made compact.
また、アドレスデコード回路に対するアドレスを適宜変
えることで、診断箇所を変更することができ、複数のバ
スが適宜接続制御されるような情報処理システムに適用
しても、障害箇所を特定することできることが多くな
る。Further, by appropriately changing the address for the address decoding circuit, it is possible to change the diagnosis location, and it is possible to identify the failure location even when applied to an information processing system in which a plurality of buses are appropriately connected and controlled. Will increase.
第1図は本発明によるバス診断装置の一実施例を示すブ
ロック図、第2図はその中央制御装置がバス診断モード
において実行する処理を示すフローチャート、第3図は
上記実施例のバス診断装置を適用した2重化中央制御シ
ステムの構成を示すブロック図である。 10……中央制御装置、11……アドレスバス、12……デー
タバス、14……アドレスデコード回路、15……レジスタ
回路。FIG. 1 is a block diagram showing an embodiment of a bus diagnostic apparatus according to the present invention, FIG. 2 is a flow chart showing processing executed by the central control unit in the bus diagnostic mode, and FIG. 3 is a bus diagnostic apparatus of the above embodiment. It is a block diagram which shows the structure of the duplicated central control system to which is applied. 10 ... Central control unit, 11 ... Address bus, 12 ... Data bus, 14 ... Address decoding circuit, 15 ... Register circuit.
Claims (1)
て制御される被制御装置とを接続するアドレスバス及び
データバスの状態を診断するバス診断装置において、 上記中央制御装置と上記被制御装置とを接続するアドレ
スバス上のアドレスを取り込んでそのアドレスに応じて
第1のコントロール信号及び応答信号を出力するアドレ
スデコード回路と、 入力されるライト/リード信号に応じてデータバス上の
データを取り込んで格納するか又は格納されているデー
タを上記データバスに出力するかのモードが選択され、
上記アドレスデコード回路からの第1のコントロール信
号に応じてデータバス上のデータを取り込んで格納する
か又は格納されているデータを上記データバスに出力す
るレジスタ回路とを備え、 上記中央制御装置が、上記応答信号の入力により上記ア
ドレスバスの診断を行うと共に、上記アドレスバスの診
断結果に応じて上記レジスタ回路に格納されているデー
タと上記レジスタ回路に格納させるため出力したデータ
とを比較して上記データバスの診断を行うようにしたこ
とを特徴とするバス診断装置。1. A bus diagnostic device for diagnosing a state of an address bus and a data bus connecting a central control device and a controlled device controlled by the central control device, comprising: the central control device and the controlled device. The address decode circuit which takes in the address on the address bus connecting the two and outputs the first control signal and the response signal according to the address, and the data on the data bus according to the input write / read signal The mode of storing or outputting the stored data to the data bus is selected,
A register circuit for fetching and storing the data on the data bus in response to the first control signal from the address decoding circuit or for outputting the stored data to the data bus; The address bus is diagnosed by inputting the response signal, and the data stored in the register circuit is compared with the data output for storing in the register circuit according to the diagnosis result of the address bus. A bus diagnostic device characterized in that it diagnoses a data bus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63327750A JPH079636B2 (en) | 1988-12-27 | 1988-12-27 | Bus diagnostic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63327750A JPH079636B2 (en) | 1988-12-27 | 1988-12-27 | Bus diagnostic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02173852A JPH02173852A (en) | 1990-07-05 |
JPH079636B2 true JPH079636B2 (en) | 1995-02-01 |
Family
ID=18202566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63327750A Expired - Lifetime JPH079636B2 (en) | 1988-12-27 | 1988-12-27 | Bus diagnostic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH079636B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5467925B2 (en) * | 2010-05-10 | 2014-04-09 | 株式会社日立製作所 | Security device equipped with parallel bus sanity check function |
JP5632804B2 (en) * | 2011-08-08 | 2014-11-26 | オークマ株式会社 | Control device with bus diagnostic function |
JP6367173B2 (en) * | 2015-11-17 | 2018-08-01 | 株式会社京三製作所 | Control output circuit, arithmetic device, electronic terminal device and contact input circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57118454U (en) * | 1981-01-13 | 1982-07-22 | ||
JPS5866135A (en) * | 1981-10-16 | 1983-04-20 | Meidensha Electric Mfg Co Ltd | Abnormality detection for bus |
JPS60181951A (en) * | 1984-02-29 | 1985-09-17 | Mitsubishi Electric Corp | Device provided with data bus checking function |
JPS62159258A (en) * | 1986-01-08 | 1987-07-15 | Hitachi Ltd | Bus diagnosis system |
-
1988
- 1988-12-27 JP JP63327750A patent/JPH079636B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02173852A (en) | 1990-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001167005A (en) | Method and circuit for diagnosing memory and semiconductor memory device | |
JPH079636B2 (en) | Bus diagnostic device | |
JP3127941B2 (en) | Redundant device | |
JPH0324657A (en) | Bus diagnostic system | |
JPH08278924A (en) | Adapter diagnostic system | |
JPH0662114A (en) | Inter-processor diagnostic processing system | |
JPS584427A (en) | Multi-computer system having plural serial bus loops | |
JP3012402B2 (en) | Information processing system | |
JPH07114521A (en) | Multimicrocomputer system | |
JPH06110721A (en) | Memory controller | |
JP2890426B2 (en) | Information processing device | |
JPH07110790A (en) | Memory diagnostic device | |
JPH10187355A (en) | Disk control system | |
JP2002215471A (en) | Memory port, storage device and information processing system | |
JPH0498555A (en) | Bus interface check system | |
JPH04252344A (en) | Computer system | |
JPH02133848A (en) | Data bus checking method | |
JPH0215353A (en) | Abnormality setting system at specific address | |
JPH03268149A (en) | Memory fault detection system | |
JPH0950407A (en) | Method for relieving external system bus from fault in microcomputer system, and microcomputer system | |
JPS5917465B2 (en) | Check device | |
JPH01102650A (en) | Diagnosing system | |
JPS63131234A (en) | Diagnosis control system | |
JPS6134647A (en) | Image memory diagnosing system | |
JPH0528006A (en) | Microprocessor monitoring circuit |