JPS62159258A - Bus diagnosis system - Google Patents

Bus diagnosis system

Info

Publication number
JPS62159258A
JPS62159258A JP61000605A JP60586A JPS62159258A JP S62159258 A JPS62159258 A JP S62159258A JP 61000605 A JP61000605 A JP 61000605A JP 60586 A JP60586 A JP 60586A JP S62159258 A JPS62159258 A JP S62159258A
Authority
JP
Japan
Prior art keywords
bus
data
latch
read
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61000605A
Other languages
Japanese (ja)
Inventor
Tsutomu Sakamaki
坂巻 勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61000605A priority Critical patent/JPS62159258A/en
Publication of JPS62159258A publication Critical patent/JPS62159258A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To observe the state of a bus by providing a latch circuit on a signal line at the READ side of a bus control part, adding a specific address to the latch circuit and performing the latch writing and reading actions. CONSTITUTION:In a bus diagnosis mode are written to the specific address X of a data latch 221. Then data are delivered onto a bus through a transmission buffer 21 and also written to the latch 221. Then the contents of the latch 221 are read through a reception buffer 22 after the address X is read. Therefore the written data is different from the read data if a line is fixed to Vcc or GND on the data lines (BD0-BD7) on the bus. Thus a defective area can be decided.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、相互に関連をもった複数の信号線(いわゆる
BUS)に複数の装置をつなぐ場合のBUSの診断方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a BUS diagnostic method when a plurality of devices are connected to a plurality of mutually related signal lines (so-called BUS).

〔従来の技術〕[Conventional technology]

従来のBUSの故障診断方式は回路が複雑になるという
欠点がある。
The conventional BUS fault diagnosis method has the disadvantage that the circuit becomes complicated.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

コンピュータ7ステムにおいて複数の装置を接続するた
めにBUS方式が使用されている。
A BUS system is used to connect multiple devices in a computer system.

又、システムの信頼性を向上させるための手段の一つと
して、装置の診断は一般的に行なわれている。その結果
、装置内部の異常検出能力は大巾に向上した。
Further, device diagnosis is generally performed as one of the means for improving system reliability. As a result, the ability to detect abnormalities inside the device has greatly improved.

しかし、制御側(通常はCPU)と装置とを結ぶBUS
に付いては診断がなされていない。その結果、BUSに
接続された装置のうちの一台でも故障をおこすと、その
故障した装置がBUSに影響を与え、BUS全本が動作
不能になってしまう欠点があった。又、このような状態
では装置の診断結果は正しくCPUに伝えることはでき
ず、せっかくの診断機能も無意味なものとなってしまう
However, the BUS that connects the control side (usually the CPU) and the device
No diagnosis has been made for this. As a result, if even one of the devices connected to the BUS were to fail, the defective device would affect the BUS, making all BUS lines inoperable. Furthermore, in such a state, the diagnostic results of the device cannot be correctly transmitted to the CPU, and the diagnostic function becomes meaningless.

すなわち、BUSの診断機能がなければ、個々の装置の
診断機能は意味をなさないのである。
In other words, without the diagnostic function of the BUS, the diagnostic function of each device is meaningless.

〔問題点を解決するための手段〕[Means for solving problems]

すでに記したようにBUSの診断ができないことが問題
点である。特に、BUS上の信号線が論理上N H’g
h%又はLOWに固着する場合が他の装置への影響も含
めて、最大の問題となる。
As already mentioned, the problem is that the BUS cannot be diagnosed. In particular, the signal line on the BUS is logically N H'g
The biggest problem is when the temperature is fixed at h% or LOW, including the effect on other devices.

この問題を解決するためには、BUS上に、任意のデー
タを出力し、その状態を監視できればよい、したがって
、本発明では、BUSの制御部のREAD側信号線信号
線上チ回路を設け、このラッチに特定のアドレスを付け
、このラッチの番込み、読出しを行なうこととした。
In order to solve this problem, it is only necessary to output arbitrary data on the BUS and monitor its status. Therefore, in the present invention, a circuit is provided on the READ side signal line of the BUS control section, and this It was decided to assign a specific address to the latch and to perform programming and reading of this latch.

〔作用〕[Effect]

BUSの不良には次の4項目がある。 There are four types of BUS defects:

1)BUSの断線 +t)BUSに接続されたパッケージ内でのVCCへの
固着 1it)BUSに接続されたパッケージ内でのGNDへ
の固着 IV)BUSに接続されたパッケージ内での断線このう
ち、11)、111)項は、他のパッケージへの影響を
与える(いいかえると、BUS全体を不良とする)もの
であり、どうしても、検出しなければならない。
1) Disconnection of BUS + t) Adhesion to VCC in the package connected to BUS 1it) Adhesion to GND in the package connected to BUS IV) Disconnection in the package connected to BUS Among these, Items 11) and 111) affect other packages (in other words, make the entire BUS defective) and must be detected.

第1図に示すように、各ドライバはBUSを、駆動する
と共に、パッケージ内部で使われる。従つてBUSの状
態(VCCに固着、GND固着等)はパッケージ内にお
いて観測可能となる。
As shown in FIG. 1, each driver drives a BUS and is used inside the package. Therefore, the state of the BUS (fixed to VCC, fixed to GND, etc.) can be observed within the package.

〔実施列〕[Implementation row]

第1図、第2図、第3図を用いて説明する。 This will be explained using FIGS. 1, 2, and 3.

第1図は実施例の詳細を示す図である。FIG. 1 is a diagram showing details of the embodiment.

第2図はシステム例である。FIG. 2 is an example of the system.

第3図はシステムの構成をブレイクダウンしたものであ
る。
Figure 3 shows a breakdown of the system configuration.

第2図に示すように、1つのBUSには1つのBUSコ
ントローラと複数の■0コントa−ラが接続される。I
OコントローラはBUSコントローラからの情報に従っ
て、IOの制御を行なう。
As shown in FIG. 2, one BUS controller and a plurality of ■0 controllers are connected to one BUS. I
The O controller controls IO according to information from the BUS controller.

そのためにu、BU8コントローラからの情報が正しく
なければならない。一方、第3図に示すように、BUS
コントローラ、工0コントローラは、複数の送信バッフ
ァ、受信バッファによってBUSに接続されている。
For this purpose, the information from u and the BU8 controller must be correct. On the other hand, as shown in Figure 3, the BUS
The controller is connected to the BUS by a plurality of transmit buffers and receive buffers.

送信バッファ21.23.31等は、故障モードによっ
ては、BUSをVCC又はGNDに固着させる。例えば
、送信バッファ31がVCCに固着するとすると、送信
バッファ21の出力にかかわらずBUSは常時)(ig
hとなってしまう。
The transmit buffers 21, 23, 31, etc. fix the BUS to VCC or GND depending on the failure mode. For example, if the transmission buffer 31 is fixed to VCC, the BUS is always connected regardless of the output of the transmission buffer 21) (ig
It becomes h.

このような故障に付いては、BUSコントローラ側でB
USが監視できればよい。
In case of such a failure, the BUS controller side
It would be good if the US could monitor it.

第1図を用いてBUSの監視法を示す。A BUS monitoring method will be described using FIG.

今、BU8Vi、DXA、5TROBE、WRITE。Now, BU8Vi, DXA, 5TROBE, WRITE.

ERRORの5種の信号で構成されているとする。It is assumed that the signal is composed of five types of ERROR signals.

Didデータを示し、人はアドレスを、5TROBBは
同期信号、WRITEfiデータの方向を示す。データ
は、送信バッファ21を通してBU8に出力される。又
、BUS上のデータは、データラッチ221と、受信バ
ッファ22を通して取込まれる。
5TROBB indicates the direction of the synchronization signal and WRITEfi data. The data is output to BU8 through the transmission buffer 21. Further, data on the BUS is taken in through the data latch 221 and the reception buffer 22.

データラッチ221は特定の番地、Xが付けられている
The data latch 221 is assigned a specific address and an X.

A常B U S上の■0コントローラにアクセスする場
合、データラッチ221はスルーさせる。そのためには
、743)3のようなLSIをつかえばよい。
When accessing the ■0 controller on the A regular BUS, the data latch 221 is passed. For this purpose, an LSI such as 743) 3 can be used.

BUSの診断を行なう場合、特定番地Xにデータをn込
む。するとデータは、送信バッファ21を通してBUS
上に出力されると共にデータラッチ221に書込まれる
。次に特定番地Xを読込むと、データラッチ221の内
容が受信バッファ22を通して読込まれる。従ってBU
S上のデータ5イン(BD6〜sDt  )上−cvc
c又UGNDに固着しているラインが、ちれば、データ
は書込んだデータと読出したデータに相異があり不良箇
所がわかる。当然のことながら、vCC固着、GND固
着の両方を検出するためには、2回の曹込み読出しが必
要である。(it込みデータ’k XAA、 X55に
する等、異なるデータでかつ、どのラインが不良かわか
るデータにする)。
When diagnosing the BUS, n data is loaded into a specific address X. Then, the data is sent to the BUS through the transmission buffer 21.
It is output to the top and written to the data latch 221. Next, when specific address X is read, the contents of data latch 221 are read through reception buffer 22. Therefore, B.U.
Data 5 in on S (BD6~sDt) on - cvc
If the line fixed to UGND breaks, there is a difference between the written data and the read data, and the defective location can be identified. Naturally, in order to detect both vCC fixation and GND fixation, two round-up readings are required. (Use different data such as IT-included data 'kXAA, X55, etc., and use data that allows you to know which line is defective.)

又、その他の信号線は、特定アドレスXのlみ畜きが正
常にできないことから判断できる。又、データラッチを
、特定アドレスX以外のデータ読込時、常時、動作させ
るようにすると、工0が、リレー接点の入力等、非同期
動作をする長−の場合、工0コントローラ内に同期回路
をおかずに、BUSコントローラ内のデータラッチで同
期化できるため、工0コントローラを簡便化できる利点
もある。(この時は、診断用レジスタと同期用レジスタ
が共用化できると共に、IOコントローラ側の同期用レ
ジスタが不要になるという三重のメリットがある。) 〔発明の効果〕 本発明によれば、BUS上のVCC又はGNDの固着を
製品に検出でき、BO2の不良による、他への影響を最
小にできる。
In addition, other signal lines can be determined from the fact that specific address X cannot be deleted normally. Also, if the data latch is made to operate at all times when reading data from a specific address other than In addition, since synchronization can be performed using a data latch within the BUS controller, there is also the advantage that the controller can be simplified with less effort. (In this case, there is a triple advantage that the diagnostic register and the synchronization register can be shared, and the synchronization register on the IO controller side is not required.) [Effects of the Invention] According to the present invention, on the BUS It is possible to detect the fixation of VCC or GND to the product, and the influence of BO2 defects on other products can be minimized.

又、診断用レジスタを、常時は同期用レジスタとして使
うことができるため、同期用レジスタを分散させる必要
がなくなる。
Furthermore, since the diagnostic register can always be used as a synchronization register, there is no need to distribute the synchronization registers.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例の詳細図、第2図は本発明を用い
るシステム例を示す図、第3図はシステムの詳細図であ
る。 2・・・BUSコントローラ、21・・・送信バッファ
、22・・・受信バッファ、23・・・送信バッファ、
24・・・受信バッファ、3・・・工0コントローラ、
31・・・送信バッファ、32・・・受信バッファ、3
3・・・受信バッファ、34・・・送信バッファ、4・
・・IOコントローラ、5・・・IOコントローラ。 
        /”−”’−” ’ 5、代理人 弁
理士 小川勝男  −1/j第 l 図 第2図
FIG. 1 is a detailed diagram of an embodiment of the present invention, FIG. 2 is a diagram showing an example of a system using the present invention, and FIG. 3 is a detailed diagram of the system. 2... BUS controller, 21... Transmission buffer, 22... Reception buffer, 23... Transmission buffer,
24...Reception buffer, 3...Work 0 controller,
31... Transmission buffer, 32... Reception buffer, 3
3... Reception buffer, 34... Transmission buffer, 4.
... IO controller, 5... IO controller.
/"-"'-"' 5. Agent Patent attorney Katsuo Ogawa -1/j No. l Fig. 2

Claims (1)

【特許請求の範囲】[Claims] 1、BUSコントローラと複数のIO制御装置が一つの
BUSに接続されるシステムにおいて、BUSコントロ
ーラ内にBUSの状態を記憶するレジスタをもうけこの
レジスタをBUSに直結すると共に特定のアドレスを付
けそのアドレスに書込み、読出しを行なうことによって
BUSの診断を可能としたことを特徴とするBUS診断
方式。
1. In a system where a BUS controller and multiple IO control devices are connected to one BUS, create a register in the BUS controller that stores the BUS status, connect this register directly to the BUS, and assign a specific address to that address. A BUS diagnostic method is characterized in that a BUS can be diagnosed by writing and reading.
JP61000605A 1986-01-08 1986-01-08 Bus diagnosis system Pending JPS62159258A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61000605A JPS62159258A (en) 1986-01-08 1986-01-08 Bus diagnosis system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61000605A JPS62159258A (en) 1986-01-08 1986-01-08 Bus diagnosis system

Publications (1)

Publication Number Publication Date
JPS62159258A true JPS62159258A (en) 1987-07-15

Family

ID=11478362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61000605A Pending JPS62159258A (en) 1986-01-08 1986-01-08 Bus diagnosis system

Country Status (1)

Country Link
JP (1) JPS62159258A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162961A (en) * 1987-12-18 1989-06-27 Fujitsu Ltd Diagnostic system for input/output device interface
JPH02173852A (en) * 1988-12-27 1990-07-05 Oki Electric Ind Co Ltd Bus diagnostic device
KR100483423B1 (en) * 1997-11-18 2005-09-14 매그나칩 반도체 유한회사 A bus test apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162961A (en) * 1987-12-18 1989-06-27 Fujitsu Ltd Diagnostic system for input/output device interface
JPH02173852A (en) * 1988-12-27 1990-07-05 Oki Electric Ind Co Ltd Bus diagnostic device
KR100483423B1 (en) * 1997-11-18 2005-09-14 매그나칩 반도체 유한회사 A bus test apparatus

Similar Documents

Publication Publication Date Title
US5963979A (en) System for updating inactive system memory using dual port memory
US8576707B2 (en) Method and apparatus for bus coupling of safety-relevant processes
JPH0734179B2 (en) Automatic flight controller with multiple heterogeneous data processing channels.
JPS60124744A (en) Error testing and diagnosing apparatus
JP2996440B2 (en) Diagnosis method of data processing system
US5423029A (en) Circuit and method for testing direct memory access circuitry
JPS62159258A (en) Bus diagnosis system
KR20060110359A (en) Method and device for analyzing integrated systems for critical safety computing systems in motor vehicles
JP3012402B2 (en) Information processing system
JPH01155452A (en) System for confirming connection of data processing system
US6642733B1 (en) Apparatus for indentifying defects in electronic assemblies
JP3150571B2 (en) Dual system switching method
JP2735246B2 (en) Test and set method
JPS6132153A (en) Memory controller
JP2765659B2 (en) Self-test method for data processing equipment
JP2645021B2 (en) Bus abnormality inspection system
JPH01102651A (en) Diagnosing system
JP2731461B2 (en) Terminal control method and terminal device
JPH079636B2 (en) Bus diagnostic device
JP2635637B2 (en) In-system memory test equipment
JPS59221131A (en) Data transmission station
JPS6367665A (en) Data processor
JPH01224852A (en) Bus fault detecting system
JPS61264445A (en) Duplex data fetching system
JPH05289960A (en) Fifo memory device