JPH01102650A - Diagnosing system - Google Patents

Diagnosing system

Info

Publication number
JPH01102650A
JPH01102650A JP62260578A JP26057887A JPH01102650A JP H01102650 A JPH01102650 A JP H01102650A JP 62260578 A JP62260578 A JP 62260578A JP 26057887 A JP26057887 A JP 26057887A JP H01102650 A JPH01102650 A JP H01102650A
Authority
JP
Japan
Prior art keywords
register
data
registers
odd
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62260578A
Other languages
Japanese (ja)
Inventor
Hiroshi Takahashi
弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62260578A priority Critical patent/JPH01102650A/en
Publication of JPH01102650A publication Critical patent/JPH01102650A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To attain the diagnosis without using an exclusive hardware by setting only one of two registers of a duplex structure under an available state while the other register is undergoing the diagnosis of its normalcy. CONSTITUTION:The duplex registers 1 and 2 always receive the same data when they receive accesses from a host device. A control means writes the diagnosing data to the 1st one of both registers 1 and 2 for diagnosis of the normalcy of the 1st register. While the error data is written to a 2nd register to produce a parity error. Thus, only a 1st register is available at diagnosis and therefore the diagnosis is possible without using any exclusive hardware.

Description

【発明の詳細な説明】 〔概要) 診断方式、特に演算処理装置のレジスタの正常性を診断
する診断方式に関し、 二重化されたレジスタのうち一方のレジスタの正常性を
診断する診断時に、この一方のレジスタのみを使用可能
とするために専用のハードウェアを設けることなく診断
を可能とすることを目的とし、 上位装置からのアクセス時には常に同一データを供給さ
れる二重化されたレジスタと、該二重化されたレジスタ
より読み出されたデータのうち一方のレジスタの出力デ
ータを選択出力するマルチプレクサと、該二重化された
レジスタより読み出されたデータに対して奇偶検査を行
ない、奇偶検査の結果ビット誤りが検出されたデータの
出力を阻止するように該マルチプレクサを制御する奇偶
検査回路とよりなる演算処理装置の診断方式において、
該二重化されたレジスタのうち第1のレジスタの正常性
を診断する診断時に、該第1のレジスタに診断用のデー
タ門ぎ込み、該二重化されたレジスタのうち第2のレジ
スタには奇偶誤りを発生する誤りデータを書き込む制御
手段を備え、該診断時には、該第1のレジスタのみを使
用可能とするように構成する。
[Detailed Description of the Invention] [Summary] Regarding a diagnostic method, particularly a diagnostic method for diagnosing the normality of registers of an arithmetic processing unit, when diagnosing the normality of one of the duplicated registers, this one The purpose of this system is to enable diagnosis without the need for dedicated hardware because only the registers can be used. A multiplexer selects and outputs the output data of one of the registers out of the data read out from the registers, and an odd-even check is performed on the data read out from the duplicated register, and as a result of the odd-even check, a bit error is detected. A diagnostic method for an arithmetic processing device comprising an odd-even check circuit that controls the multiplexer so as to prevent the output of the data
When diagnosing the normality of the first register among the duplicated registers, data for diagnosis is input into the first register, and an odd-even error is detected in the second register among the duplicated registers. The apparatus includes a control means for writing error data that occurs, and is configured so that only the first register can be used during the diagnosis.

〔産業上の利用分野〕[Industrial application field]

本発明は診断方式、特に演算処理装置のレジスタの正常
性を診断する診断方式に関する。
The present invention relates to a diagnostic method, and particularly to a diagnostic method for diagnosing the normality of registers of an arithmetic processing unit.

演算処理装置は、その信頼性、可用性及び保全性 (R
AS;Re1iability、八vailabili
ty  and  5erviceabilty)の面
で優れていることが要求される。そこで、演算処理装置
としては、システムダウンが生じないように無停止装置
であることが望ましいい。
Processing units are subject to reliability, availability and maintainability (R
AS;Reliability, eight availability
It is required that the product be excellent in terms of quality and serviceability. Therefore, it is desirable that the arithmetic processing device be a non-stop device to prevent system failure.

(従来の技術) 無停止装置を実現する方法として、二重化されたレジス
タを用いる方式が考えられる。第4図は、この考えられ
る方式の原理説明図であり、この方式を用いた考えられ
る演算処理装置の要部を示す。
(Prior Art) As a method of realizing a non-stop device, a system using duplicated registers can be considered. FIG. 4 is an explanatory diagram of the principle of this possible method, and shows the main parts of a possible arithmetic processing device using this method.

レジスタ41.42には同一のデータが上位装置より書
き込まれ、読み出されたデータは対応する奇偶検査(パ
リティチエツク)回路43.44とマルチプレクサ45
とに供給される。レジスタ41.42に書き込まれるデ
ータには奇偶検査ビットが含まれているので、奇偶検査
の結果ビット誤りを有するデータはマ・ルチブレクサ4
5から出力されないように奇偶検査回路43.44によ
りマルチプレクサ45を制御する。これにより、レジス
タ41.42のうち一方のレジスタが正常には動作不可
能であっても他方のレジスタを使用することにより無停
止装置を実現し得る。
The same data is written into the registers 41 and 42 from the host device, and the read data is sent to the corresponding parity check circuits 43 and 44 and the multiplexer 45.
and will be supplied. Since the data written to the registers 41 and 42 includes an odd-even check bit, the data that has a bit error as a result of the odd-even check is sent to the multiplexer 4.
The multiplexer 45 is controlled by the odd-even check circuits 43 and 44 so that the signal is not output from the 5. As a result, even if one of the registers 41 and 42 cannot operate normally, a non-stop device can be realized by using the other register.

又、レジスタ41.42に異常が検出されると、レジス
タ41.42のうち一方のレジスタの正常性を診断する
。この診断時には、レジ、スタ41゜42のうち一方の
レジスタに対して診断用のデータを外部監視装置(図示
せず)より書き込んだ後読み出してこの一方のレジスタ
の正常性を診断する。この場合、診断するべき一方のレ
ジスタのみが使用可能となるように、監視装置はマルチ
プレクサ45を制御する必要がある。
Further, when an abnormality is detected in the registers 41, 42, the normality of one of the registers 41, 42 is diagnosed. During this diagnosis, diagnostic data is written into one of the registers 41 and 42 from an external monitoring device (not shown) and then read out to diagnose the normality of this one register. In this case, the monitoring device needs to control multiplexer 45 so that only one register to be diagnosed is available.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、上記の考えられる方式では、診断時に診断する
べき一方のレジスタのみが使用可能となるように、専用
のハードウェアを設けて外部監視装置からマルチプレク
サ45を制御する必要があるという問題がある。
However, the above possible method has a problem in that it is necessary to provide dedicated hardware and control the multiplexer 45 from an external monitoring device so that only one register to be diagnosed can be used at the time of diagnosis.

本発明は、二重化されたレジスタのうち一方のレジスタ
の正常性を診断する診断時に、この一方のレジスタのみ
を使用可能とするために専用のハードウェアを設けるこ
となく診断を可能とすることのできる診断方式を提供す
ることを目的とする。
According to the present invention, when diagnosing the normality of one of the duplicated registers, it is possible to make the diagnosis possible without providing dedicated hardware to enable the use of only this one register. The purpose is to provide a diagnostic method.

C問題点を解決するための手段〕 第1図は、本発明の原理説明図である。Measures to solve problem C] FIG. 1 is a diagram explaining the principle of the present invention.

同、図中、本発明方式が適用される演算処理装置は、上
位装置からのアクセス時には常に同一データを供給され
る二重化されたレジスタ1.2と、二重化されたレジス
タ1.°2より読み出されたデータのうち一方のレジス
タの出力データを選択出力するマルチプレクサ3と、二
重化されたレジスタ1.2より読み出されたデータに対
して奇偶検査を行ない奇偶検査の結果ビット誤りが検出
されたデータの出力を阻止するようにマルチプレクサ3
を制御する奇偶検査回路4.5とよりなる。
In the figure, the arithmetic processing unit to which the method of the present invention is applied has a duplicated register 1.2 to which the same data is always supplied when accessed from a host device, and a duplicated register 1.2. A multiplexer 3 selects and outputs the output data of one of the registers out of the data read out from °2, and an odd-even check is performed on the data read out from the duplicated register 1.2, and the result of the odd-even check is a bit error. multiplexer 3 to prevent the output of the detected data.
It consists of an odd-even check circuit 4.5 for controlling.

6は、制御手段である。6 is a control means.

(作用) 制御手段6は、二重化されたレジスタ1.2のうち第1
のレジスタの正常性を診断する診1gi時に、第1のレ
ジスタに診断用のデータを書き込み、二重化されたレジ
スタ1.2のうち第2のレジスタには奇偶誤りを発生す
る誤りデータを書き込むことにより、診断時には第1の
レジスタのみを使用可能とする。
(Function) The control means 6 controls the first of the duplicated registers 1.2.
During diagnosis 1gi to diagnose the normality of the registers, by writing diagnostic data in the first register and writing error data that causes an odd-even error in the second register of the duplicated registers 1.2. , only the first register can be used during diagnosis.

従って、診断時に第1のレジスタのみを使用可能とする
ために専用のハードウェアを設けることなく診断が可能
となる。
Therefore, since only the first register can be used during diagnosis, diagnosis can be performed without providing dedicated hardware.

〔実施例〕〔Example〕

第2因は、本発明方式を適用された演算処理装置の一実
施例を示す。同図中、11.12はアンド回路、13.
14はレジスタ、15.16は奇偶検査回路、17はマ
ルチプレクサ、18は外部監視装置である。レジスタ1
3.14、奇偶検査回路15.16、マルチプレクサ1
7は夫々第4図のレジスタ41.42、奇偶検査回路4
3゜44、マルチプレクサ45に対応している。
The second factor shows an embodiment of an arithmetic processing device to which the method of the present invention is applied. In the figure, 11.12 is an AND circuit, 13.
14 is a register, 15 and 16 are odd/even check circuits, 17 is a multiplexer, and 18 is an external monitoring device. register 1
3.14, odd-even check circuit 15.16, multiplexer 1
7 are registers 41 and 42 and odd-even check circuit 4 in FIG. 4, respectively.
3°44 and multiplexer 45.

先ず、上位装置(図示せず)がレジスタ13゜14をア
クセスする場合について説明する。上位装置から通常は
ハイレベル信号を供給されているアンド回路11.12
を介してレジスタ13゜14に同一にデータが書き込ま
れた後読み出されると、奇偶検査回路15.16は奇偶
検査を行なう。奇偶検査の結果ビット誤りを有するデー
タはマルチプレクサ17から出力されないように、奇偶
検査回路15.16によりマルチプレクサ17を制御す
る。又、奇偶検査回路15.16は奇偶誤りを検出する
と対応す°るアンド回路11.12に0−レベル信号を
供給する。これにより、上位装置による正常動作不可能
なレジスタへのアクセスは防止できる。従って、レジス
タ13.14のうち一方のレジスタが正常に動作不可能
であっても他方のレジスタを使用することにより無停止
装置を実現し得る。
First, a case in which a host device (not shown) accesses the registers 13 and 14 will be described. AND circuit 11.12 which is normally supplied with a high level signal from the host device
When data is written and read out identically to the registers 13 and 14 via the registers 13 and 14, the odd-even check circuits 15 and 16 perform an odd-even check. The multiplexer 17 is controlled by the odd-even check circuits 15 and 16 so that data having a bit error as a result of the odd-even check is not output from the multiplexer 17. Further, when the odd-even check circuits 15.16 detect an odd-even error, they supply a 0-level signal to the corresponding AND circuit 11.12. This prevents the host device from accessing registers that cannot operate normally. Therefore, even if one of the registers 13 and 14 cannot operate normally, a non-stop device can be realized by using the other register.

次に、外部監視装置18がレジスタ13.14をアクセ
スする診断時について説明する。上位装置がレジスタ1
3.14をアクセスしている間に異常が通知されると、
異常が検出されたレジスタ13.14のうち一方のレジ
スタに対して診断用のデータを外部監視袋N18より畿
ぎ込んだ後に読み出してこの一方のレジスタの正常性を
診断する。
Next, the diagnosis when the external monitoring device 18 accesses the registers 13 and 14 will be described. Upper device is register 1
If an abnormality is notified while accessing 3.14,
Diagnostic data is read out from the external monitoring bag N18 for one of the registers 13 and 14 in which an abnormality has been detected, and the normality of this one register is diagnosed.

説明の便宜上、レジスタ13の正常性を診断する場合に
ついて説明すると、この場合、外部監視装置i!18は
レジスタ13に診断用のデータを書き込むと共にレジス
タ14には奇偶誤りを発生するデータを書き込む。これ
により、奇偶検査回路16はレジスタ14の出力データ
にビット誤り(奇偶誤り)を検出して、マルチプレクサ
17をレジスタ13の出力データを選択出力するように
制御する。又、上位装置のレジスタ14へのアクセスも
アンド回路12により抑止される。従・りて、外部監視
装置18は、レジスタ13に書き込んだ診断用のデータ
を読み出して正常性の判別用データ(元の診断用のデー
タ)と比較することにより、診断時に専用のハードウェ
アによりマルチプレクサ17を制御することなくレジス
タ13のみを使用可能としてレジスタ13の診断を行な
える。
For convenience of explanation, a case will be described in which the normality of the register 13 is diagnosed. In this case, the external monitoring device i! 18 writes data for diagnosis into the register 13, and writes data that causes an odd-even error into the register 14. As a result, the odd-even check circuit 16 detects a bit error (odd-even error) in the output data of the register 14, and controls the multiplexer 17 to selectively output the output data of the register 13. Furthermore, access to the register 14 of the host device is also inhibited by the AND circuit 12. Therefore, the external monitoring device 18 reads out the diagnostic data written in the register 13 and compares it with the data for determining normality (original diagnostic data), so that the external monitoring device 18 uses dedicated hardware at the time of diagnosis. Diagnosis of the register 13 can be performed by making only the register 13 usable without controlling the multiplexer 17.

なお、レジスタ14に誤りデータを格納したままでは上
位装置からレジスタ14をアクセスできないので、診断
終了後には診断用のデータなどの奇偶誤りの発生しにく
いデータを外部監視装置18より書き込めば良い。
Note that the register 14 cannot be accessed from the host device while error data is stored in the register 14, so after the diagnosis is completed, the external monitoring device 18 may write data such as diagnostic data that is unlikely to cause odd-even errors.

第3図は、診断時の外部監視装置18の動作を説明する
フローチャートである。診断が開始されると、ステップ
S+は、レジスタ13.14のうち診断する方のレジス
タ(上記の例ではレジスタ13)に診断用データを書ぎ
込み他方のレジスタ(上記の例ではレジスタ14)に誤
りデータを書き込む。ステップS2は、診断用のデータ
を書き込まれたレジスタよりデータを読み出して正常性
の判別用データ(元の診断用のデータ)と比較すること
により診断する方のレジスタの正常性を診断する。この
様にして診断が終了すると、ステップS3は他方のレジ
スタに正常な奇偶誤りの発生しにくいデータを書き込む
ことにより、診断終了後の上位装置によるレジスタ13
.14のアクセスを可能とする。
FIG. 3 is a flowchart illustrating the operation of the external monitoring device 18 during diagnosis. When the diagnosis is started, step S+ writes the diagnostic data to the register to be diagnosed (register 13 in the above example) among registers 13 and 14 and writes the data to the other register (register 14 in the above example). Write error data. In step S2, the normality of the register to be diagnosed is diagnosed by reading data from the register in which the diagnostic data is written and comparing it with normality determination data (original diagnostic data). When the diagnosis is completed in this way, step S3 writes normal data that is unlikely to cause odd-even errors into the other register, so that the register
.. 14 accesses.

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
Although the present invention has been described above using examples, the present invention can be modified in various ways according to the gist of the present invention, and these are not excluded from the present invention.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、二重化されたレジスタのうち第1のレ
ジスタの正常性を診断する診断時に、第1のレジスタに
診断用のデータを書き込み、二重化されたレジスタのう
ち第2のレジスタには奇偶誤りを発生する誤りデータを
出き込む制御手段を備え、゛診断時には第1のレジスタ
のみを使用可能としているので、診断時に第1のレジス
タのみを使用可能とするために専用のハードウェアを設
けることなく診断を行なうことができ、実用的には極め
て有用である。
According to the present invention, when diagnosing the normality of the first register among the duplicated registers, diagnostic data is written to the first register, and the second register among the duplicated registers is written to the odd-even register. It is equipped with a control means for inputting and outputting error data that generate errors, and ``only the first register can be used during diagnosis, so dedicated hardware is provided to enable only the first register to be used during diagnosis. Diagnosis can be carried out without having to use the method, and it is extremely useful from a practical point of view.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、 第2図は本発明方式を適用された演算処理装置の一実施
例を示すブロック図、 第3図は診断時の外部監視装置の動作説明用フローチャ
ート、 第4図は考えられる診断方式の原理説明図である。 第1図〜第3図において、 1.2はレジスタ、 3はマルチプレクサ、 4.5は奇偶検査回路、 6は制御手段、 11.12はアンド回路、 13.14はレジスタ、 15.16は奇偶検査回路、 17はマルチプレクサ、 18は外部監視装置、 81〜S3はステップ を示す。 本宅gI4n環理財図 i1囚 IP!2 図 第3図 11え5入る菅訃−ヤ古)くりβに理tをFQFコ゛シ
ー 4 「()
FIG. 1 is a diagram explaining the principle of the present invention, FIG. 2 is a block diagram showing an embodiment of an arithmetic processing device to which the method of the present invention is applied, and FIG. 3 is a flowchart for explaining the operation of an external monitoring device during diagnosis. FIG. 4 is an explanatory diagram of the principle of a possible diagnosis method. 1 to 3, 1.2 is a register, 3 is a multiplexer, 4.5 is an odd-even check circuit, 6 is a control means, 11.12 is an AND circuit, 13.14 is a register, and 15.16 is an odd-even check circuit. 17 is a multiplexer, 18 is an external monitoring device, and 81 to S3 are steps. Main house gI4n environment management diagram i1 prisoner IP! 2 Figure 3 Figure 11 E 5 entry Suga-Ya old) Clear β and FQF policy 4 ``()

Claims (1)

【特許請求の範囲】 上位装置からのアクセス時には常に同一データを供給さ
れる二重化されたレジスタ(1、2)と、該二重化され
たレジスタより読み出されたデータのうち一方のレジス
タの出力データを選択出力するマルチプレクサ(3)と
、 該二重化されたレジスタより読み出されたデータに対し
て奇偶検査を行ない、奇偶検査の結果ビット誤りが検出
されたデータの出力を阻止するように該マルチプレクサ
を制御する奇偶検査回路(4、5)とよりなる演算処理
装置の診断方式において、 該二重化されたレジスタのうち第1のレジスタの正常性
を診断する診断時に、該第1のレジスタに診断用のデー
タ書き込み、該二重化されたレジスタのうち第2のレジ
スタには奇偶誤りを発生する誤りデータを書き込む制御
手段(6)を備え、該診断時には該第1のレジスタのみ
を使用可能とすることを特徴とする診断方式。
[Claims] Duplicated registers (1, 2) that are always supplied with the same data when accessed from a host device, and output data of one of the data read from the duplicated registers. A multiplexer (3) that selectively outputs data and performs an odd-even check on the data read out from the duplicated register, and controls the multiplexer so as to prevent the output of data in which a bit error is detected as a result of the odd-even check. In a diagnostic method for an arithmetic processing unit comprising an odd-even check circuit (4, 5), when diagnosing the normality of a first register among the duplicated registers, diagnostic data is stored in the first register. Writing, the second register of the duplicated registers is provided with a control means (6) for writing error data that causes an odd-even error, and only the first register can be used during the diagnosis. Diagnostic method.
JP62260578A 1987-10-15 1987-10-15 Diagnosing system Pending JPH01102650A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62260578A JPH01102650A (en) 1987-10-15 1987-10-15 Diagnosing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62260578A JPH01102650A (en) 1987-10-15 1987-10-15 Diagnosing system

Publications (1)

Publication Number Publication Date
JPH01102650A true JPH01102650A (en) 1989-04-20

Family

ID=17349897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62260578A Pending JPH01102650A (en) 1987-10-15 1987-10-15 Diagnosing system

Country Status (1)

Country Link
JP (1) JPH01102650A (en)

Similar Documents

Publication Publication Date Title
JPH05224832A (en) Disk device diagnostic method for array disk device
JP2001167005A (en) Method and circuit for diagnosing memory and semiconductor memory device
JP3570388B2 (en) Memory diagnostic device and diagnostic method
KR20060110359A (en) Method and device for analyzing integrated systems for critical safety computing systems in motor vehicles
JPH01102650A (en) Diagnosing system
JP2752911B2 (en) How to check port connection
JP3127941B2 (en) Redundant device
JP3182834B2 (en) Memory device
KR950012495B1 (en) Memory device diagnosis apparatus and method thereof
JPH01102651A (en) Diagnosing system
JPH079636B2 (en) Bus diagnostic device
JP3150571B2 (en) Dual system switching method
JPH045213B2 (en)
JP2998282B2 (en) Memory device
JP2583326Y2 (en) Data bus diagnostic equipment
JPS63753A (en) Test system for memory error checking and correcting circuit
JPH07334431A (en) Fifo memory device and method for improving reliability
JPS6132153A (en) Memory controller
JPH0528056A (en) Memory device
JPS62235664A (en) Storage device
JPH0215352A (en) Dummy fault substitution diagnosis system
JPH10187355A (en) Disk control system
JPH07191871A (en) System diagnostic system
JPS63177240A (en) Control system for memory diagnosis
JP2000155699A (en) Dma diagnosing device