JPS63146446A - 半導体用バ−ンイン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路のＭＯＳデバイスのうち、Ｍ
ＯＳトランジスタのゲート酸化膜欠陥をもつデバイスを
見付は出して除去するための動作試験を行なうバーンイ
ン装置に関するものである。

〔従来の技術〕

半導体集積回路のＭＯＳデバイスにおいては、近年、デ
バイス素子の慮細化、高集積化が進み、非常に薄いゲー
ト酸化膜をもつＭＯＳトランジスタが大規模に使用され
るようになシつつある。このため、マスクやウェハのゴ
ミ等による製造欠陥がＭＯＳトランジスタのゲート酸化
膜にできる確率が大きくなシ、かつ薄いため欠陥の影響
が大きく作用することになる。

このため、半導体デバイス欠陥製品のスクＩＪ−ニング
の技術としてダイナミックパーフィンの技術は、従来か
かすことができなかった。従来のバーンインの技術を説
明するために従来回路の一例として、例えばｎ段接続し
たインバータ回路を第４図に示す。第４図において、２
１はＰチャネルＭＯ８トランジスタ（以下、トランジス
タと略称する）、２２はＮチャネルトランジスタ、２３
はこれらトランジスタ２１．２２のゲート、２４１〜２
４ｎはトランジスタ２１．２２で構成されたＣ−ＭＯ８
構造をもつｎ段のインバータである。

次に、動作について説明する。ここで、初段のインバー
タ２４□は、ゲート２３に接続された外部入力端子ＩＮ
よシクロツク信号を入力すると、ファンクションし始め
、その入力信号と反転した信号を出力し、次段のインバ
ータ２４２に信号を伝達する。同様に、この動作がくシ
返えされて最終段のインバータ２４ｎに伝えられるが、
このインバータ２４ｎに接続された外部出力端子ＯＵＴ
より出力される信号をモニタすることによシ、ｎ段のイ
ンバータ２４１〜２４ｎが異常ないか否かを確認できる
。

また、このｎ段のインバータ２４１〜２４ｎには２ｎ個
のゲート２３が使用されているが、この中の少なくとも
１つでもゲート酸化膜に欠陥があるとすれば、前述した
動作をさせることによシ高温で電圧をトランジスタのゲ
ート酸化膜に印加し、その酸化膜欠陥のあるトランジス
タを故障させる。その後、ファンクションテストをする
ことによシ、故障を見付は出し、欠陥のあるデバイス金
除去することができる。

〔発明が解決しようとする問題点〕

しかし、このような従来のバーンインの方法では、電圧
を長時間印加しなければならない。また、製品１個１個
動作させるためのエージング基板が必要であシ、大量生
産の場合エージング装置が大規模となり、かつコストが
かかる。しかも、スペースや大型の高温槽が必要になる
等の問題点があった。

本発明は上記のような問題点を解決するためになされた
もので、被測定デバイスのバーンイン試験を行なう際に
、電圧を短時間印加するだけで、ゲート酸化膜欠陥のあ
るトランジスタをもつ半導体デバイスを容易に除去でき
る半導体用バーンイン装置を提供することを目的とする
。

〔問題点を解決するための手段〕

本発明に係るバーンイン装置は、ＭＯＳトランジスタを
基本素子とし、そのゲートｍ化膜欠陥のある半導体デバ
イスを見付は出して除去するための動作試験を行なうバ
ーンイン装置において、被測足手導体デバイスのパッケ
ージ表面に密着させる電極板と、該電極板に高電圧を印
加する高電圧発生手段と、前記被測定半導体デバイスの
任意の外部端子または全外部端子を接地する接地手段と
を備えたものである。

〔作用〕

本発明によるバーンイン装置においては、被測定半導体
デバイスのパッケージ表面に密着された電極板に高電圧
のパルスを印加することにより、この電極板とトランジ
スタのゲートの間の結合容量や該電極板とデバイスのチ
ップとの間の寄生容量を介して、直接トランジスタのゲ
ートに電圧を印加できる。これによって、ゲート酸化膜
欠陥のあるトランジスタを故障させ、そのファンクショ
ンテストにてそれを見付は出して除去することができる
。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図は本発明の一実施例によるバーンイン装置を示す
模式的な構成図である。第１図において、１は被測定半
導体デバイスとしてのＭｏｓデバイスであ）、この例で
は第３図に示すインバータである。２はこのデバイス１
のパッケージ表面に密着させた金属または導電性材料か
ら成る電極板、３はＭＯＳデバイス１の各々の外部端子
（リードピン）９を端子台１０を介して接地するための
スイッチ群、４は高電圧電源、５はこの高電圧電源４の
電圧をチャージするためのコンデンサ、６はこのコンデ
ンサ５にチャージされた電圧を電極板２に与えるための
切替スイッチであシ、このスイッチ６の切替え操作によ
りコンデンサ５にチャージされた電圧を高電圧パルスと
して電極板２に加えるものとなっている。

第２図は第１図の半導体デバイスの断面図を示すもので
、同図において符号１〜６は第１図と同一部分を示し、
７は各外部端子９とチップのパッドとを電気的に接続す
るインナーリード、８はデバイス１のチップである。な
お、図中、同一符号は同一または相当部分を示している
。

次に、上記実施例構成の動作について説明する。

ここで、コンデンサ５はスイッチ６の切替え操作に応じ
て高電圧電源４の電圧をチャージするものとする。しか
して、高電圧電源４によシコンデンサ５が所定の電圧を
チャージした状態にあるとき、スイッチ６を倒すると、
そのコンデンサ５のチャージ電圧が、高電圧パルスとし
て半導体デバイス１のパッケージ表面に密着された電極
板２に加えられる。このとき、スイッチ群３によりデバ
イス１のチップ８は各インナーリードＴを通じて接地さ
れているので、電極板２とチップ８の間には第２図に示
すような高電界Ｅが印加される。すなわち、第１図、第
２図を等価回路的に表わしたものが第３図であシ、半導
体デバイス１上の電標板２に高電圧パルスを加えること
によシ、その電圧が、パッケージ表面の電極板２と所定
の箇所との結合容量１１〜１４つ″１シ電極板２と各ト
ランジスタ２１．２２のゲート２３０間の結合容量や該
電極板２とチップ８との間の寄生容量を介して、直接ト
ランジスタ２１．２２のゲート２３に印加される。した
がって、あらかじめスイッチ群３を種々なＯＮ１０　Ｆ
　Ｆモードに組み合せて、その都度電極板２に高電圧を
与えることによシ、チップ表面のあらゆる箇所に様々な
強さ、モードの電界を加えることかできる。もし、この
時、チップ表面に作られたＭＯＳトランジスタのゲート
酸化膜に欠陥があれば、この電界によシ破壊する。そし
て、この後、通常のファンクションテストを行なえば、
その破壊したものを見付は出すことができるので、欠陥
のあるデバイスは除去できることになる。

なお、上記実施例では半導体デバイス１の外部端子９を
接地するためのスイッチ群３を設けたが、外部端子９を
直接接地しても同様の効果を得ることができる。

〔発明の効果〕

以上のように、本発明によれば、被測定デバイスのパッ
ケージ表面に密着させた電極板を設け、この電極板に高
電圧パルスを印加するように構成したので、１つのパル
スで半導体デバイスの中のすべてのトランジスタのゲー
トに電圧を印加できる。このため、短時間でゲート酸化
膜欠陥のあるデバイスを見つけ出し除去できる。また、
エージング基板が不要なため、装、のスペースが小さく
なると共に、コストが安くなるなどの効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるバーンイン装置を示す
模式的な構成図、第２図は第１図の半導体デバイスの断
面側面図、第３図は上記実施例の動作説明に供する半導
体デバイスを含む等価回路図、第４図は従来のバーンイ
ン方法の説明に供する半導体デバイスの動作説明図であ
る。 １・・・・被測定半導体デバイス、２・・・・電極板、
３・・・・スイッチ群、４・・・・高電圧電源、５・・
・・コンデンサ、６・・・・切替スイッチ、９・・・・
外部端子、１０・・・・端子台。

Claims (1)

【特許請求の範囲】
1. ＭＯＳトランジスタを基本素子とし、そのゲート酸化膜
   欠陥のある半導体デバイスを見付け出して除去するため
   の動作試験を行なうバーンイン装置において、被測定半
   導体デバイスのパッケージ表面に密着させる電極板と、
   該電極板に高電圧を印加する高電圧発生手段と、被測定
   半導体デバイスの任意の外部端子または全外部端子を接
   地する接地手段とを備えたことを特徴とする半導体用バ
   ーンイン装置。