JPH02146175A - メモリセル対極電圧供給回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体記憶回路に間し、特に１トランジスタ型
メモリセルを用いたダイナミック型メモリのメモリセル
対極に印加する電圧供給回路に関する。

［従来の技術］ 従来、メモリセル対極に電圧を印加する方法としては、
直接セル対極を電源に接続する方法があった。しかし近
年、メモリセル容量の飛躍的増大とメモリセルの高密度
化のため、メモリセル容量形成のための絶縁膜は容量値
確保の面からますます薄くなったきた。それで、第３図
に示されているようにセル対極は外部電源の半分の電圧
を出力する１／２ＶＣＣ発生回路３００に接続するのが
一般的である（１／２電源方式）。このようにして絶縁
膜の電界強度を半分に下げ、製品としての耐圧を向上さ
せている。

［発明が解決しようとする問題点コ 半導体集積回路の初期不良を除き信頼性品質を向上させ
るために、ある一定期間半導体集積回路を高温、高電圧
下で動作させるテスト（バーンイン）が−船釣に実施さ
れている。

これは温度、電圧加速により初期不良の半導体集積回路
を除去する（スクリーニング）ためである。

上述した従来の１／２電源電源下は電界強度を半分に下
げ耐圧の向上が計れる長所を持つ反面、スクリーニング
するには電圧を必要以上に上げなければならないという
欠点がある。

［発明の従来技術に対する相違点コ 上述した従来の１／２電源電源下セル対極に常に１／２
電源電圧しか係らないのに対し、本発明は１／２電源電
圧と高電圧を切り換えることにより、セル対極には低電
圧、高電圧の２種類の電圧を自由に印加てきるという相
違点を有する。

Ｅ問題点を解決するための手段］ 本発明の要旨は半導体基板上に形成されたメモリセルに
電圧を供給するメモリセル対極電圧供給回路にして、メ
モリセルの通常動作時に使用される低電圧を発生させる
低電圧発生回路と、メモリセルのテスト時に使用される
高電圧を発生させる高電圧発生回路と、上記低電圧と高
電圧とをメモリセルに選択的に供給するスイッチ回路と
を有することである。

［発明の作用および効果コ 以上説明した用に本発明は低電圧発生回路の出力と高電
圧発生回路の出力とをスイッチ回路で切り換えることに
より、通常動作時には耐圧向上を計れると共に、スクリ
ーニング時には電源電圧以上の高電圧印加により一層の
スクリーニングができるという効果がある。

［実施例コ 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の第１実施例の回路図である。

１は１／２ＶＣＣ発生回路、２はチャージポンプを利用
した高電圧発生回路、３は高電圧１／２ｖＣＣ切り換え
のためのスイッチ回路である。信号Ｓは外部入力によっ
て設定されるｒＣ内部信号てあり、通常動作時において
はトランジスタＱ１をオンし、Ｑ２をオフさせ出力ＶＣ
Ｌには１／２ＶＣＣ発生回路出力の１／２Ｖ−ＣＣ電圧
を発生させる。スクリーニング時には逆にトランジスタ
Ｑ１をオフし、Ｑ２をオンさせ、出力ＶＣＬには高電圧
発生回路出力の高電圧を発生させる。クロックφはＱ２
のゲート電位をコンデンサＣ２のブートストラップ効果
により昇圧させる信号であり、発振回路の出力Ｐを利用
してもよい。

第２図は本発明の第２実施例の回路図である。

高電圧発生回路２においてトランジスタＱ７・・・・Ｑ
Ｎからなる電圧クランプ回路を設けたのが特徴であり、
セル対極への過大電圧防止という利点がある。

の回路図である。

１　・　・　・　・　・　・　・ ２　・　◆　・　・　Φ　・　・ ３　・　・　・　・　・ Ｑ１〜Ｑ？、　　ＱＮ Ｃ１，Ｃ２・

Claims (1)

【特許請求の範囲】
1. 半導体基板上に形成されたメモリセルに電圧を供給する
   メモリセル対極電圧供給回路にして、メモリセルの通常
   動作時に使用される低電圧を発生させる低電圧発生回路
   と、メモリセルのテスト時に使用される高電圧を発生さ
   せる高電圧発生回路と、上記低電圧と高電圧とをメモリ
   セルに選択的に供給するスイッチ回路とを有することを
   特徴とするメモリセル対極電圧供給回路。