JPH1073640A - 半導体集積回路装置の検査方法 - Google Patents
半導体集積回路装置の検査方法Info
- Publication number
- JPH1073640A JPH1073640A JP8229589A JP22958996A JPH1073640A JP H1073640 A JPH1073640 A JP H1073640A JP 8229589 A JP8229589 A JP 8229589A JP 22958996 A JP22958996 A JP 22958996A JP H1073640 A JPH1073640 A JP H1073640A
- Authority
- JP
- Japan
- Prior art keywords
- test
- probe
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 長尺のテープに実装された半導体集積回路装
置の各電極又は該電極に接続された上記テープ上のテス
ト電極に、検査装置に接続されたテストプローブを接触
させて、半導体集積回路装置の検査を行う方法に於い
て、テストプローブの位置合わせを容易に行うことがで
きる手法の提供。 【解決手段】 テープ１上の所定位置にテストプローブ
位置ずれ検出用導体パターンＡ１を設けると共に、上記
導体パターンＡ１に対応した少なくとも３本のテストプ
ローブ位置ずれ検出用プローブＢ１、Ｃ１及びＤ１を設
け、該導体パターンＡ１とプローブＢ１、Ｃ１及びＤ１
により、テストプローブ５とテストパッド７との間の位
置ずれの有無及びその方向を検出する。
置の各電極又は該電極に接続された上記テープ上のテス
ト電極に、検査装置に接続されたテストプローブを接触
させて、半導体集積回路装置の検査を行う方法に於い
て、テストプローブの位置合わせを容易に行うことがで
きる手法の提供。 【解決手段】 テープ１上の所定位置にテストプローブ
位置ずれ検出用導体パターンＡ１を設けると共に、上記
導体パターンＡ１に対応した少なくとも３本のテストプ
ローブ位置ずれ検出用プローブＢ１、Ｃ１及びＤ１を設
け、該導体パターンＡ１とプローブＢ１、Ｃ１及びＤ１
により、テストプローブ５とテストパッド７との間の位
置ずれの有無及びその方向を検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の検査方法に係るものであり、特に、長尺テープに実
装された半導体集積回路装置の各電極又は該電極に接続
されたテープ上のテスト電極に、検査装置に接続された
テストプローブを接触させて、半導体集積回路装置の検
査を行う方法に関するものである。
置の検査方法に係るものであり、特に、長尺テープに実
装された半導体集積回路装置の各電極又は該電極に接続
されたテープ上のテスト電極に、検査装置に接続された
テストプローブを接触させて、半導体集積回路装置の検
査を行う方法に関するものである。
【０００２】
【従来の技術】テープキャリアパッケージ（ＴＣＰ）に
於いては、ウェハテストに於いて、一応、良品と判断さ
れたＬＳＩチップのみを、長尺のテープに実装し、その
後、１リール単位にハンドラーに装着して、上記長尺の
テープに実装された各チップについて、１チップずつ最
終テストを行い、この最終テストにおいて、良品と判断
されたもののみを樹脂封止する。上記最終テストは、テ
スタにて生成された電源電圧、入力信号等を、ハンドラ
ーに装着したプローブカードの各テストプローブを介し
て各チップの各電極に供給して行う。各ＬＳＩチップ
は、供給された電源電圧、入力信号等に応答して動作
し、出力信号をプローブカードを介してテスタに供給
し、その信号をテスタにて判定することにより、良否判
定を行う。上記最終テストに於いては、各テストプロー
ブと、ＬＳＩチップの各電極と接続されたテープ上のテ
ストパッドとが正しく接触していることが前提となる
が、従来、セットアップ時の両者の位置合わせは、顕微
鏡や画像を見ながら、人手により行っているのが殆どで
あり、多ピン化／テストパッドサイズの縮小化・テスト
パッドレス化が進む中、このような手法による位置合わ
せには、限界が生じて来ているのが現状である。
於いては、ウェハテストに於いて、一応、良品と判断さ
れたＬＳＩチップのみを、長尺のテープに実装し、その
後、１リール単位にハンドラーに装着して、上記長尺の
テープに実装された各チップについて、１チップずつ最
終テストを行い、この最終テストにおいて、良品と判断
されたもののみを樹脂封止する。上記最終テストは、テ
スタにて生成された電源電圧、入力信号等を、ハンドラ
ーに装着したプローブカードの各テストプローブを介し
て各チップの各電極に供給して行う。各ＬＳＩチップ
は、供給された電源電圧、入力信号等に応答して動作
し、出力信号をプローブカードを介してテスタに供給
し、その信号をテスタにて判定することにより、良否判
定を行う。上記最終テストに於いては、各テストプロー
ブと、ＬＳＩチップの各電極と接続されたテープ上のテ
ストパッドとが正しく接触していることが前提となる
が、従来、セットアップ時の両者の位置合わせは、顕微
鏡や画像を見ながら、人手により行っているのが殆どで
あり、多ピン化／テストパッドサイズの縮小化・テスト
パッドレス化が進む中、このような手法による位置合わ
せには、限界が生じて来ているのが現状である。
【０００３】
【発明が解決しようとする課題】以上のように、従来手
法に於いては、限界が生じてきている。
法に於いては、限界が生じてきている。
【０００４】また、従来手法による位置合わせでテスト
を行うと、ハンドラー精度との兼合いもあるが、テスト
中に位置ずれが発生し、接触不良起因の不良判定が発生
する場合も生じる。このとき、不良が連続して発生する
場合には、ハンドラーが停止して位置ずれを検出するこ
とができるが、不良が連続的に生じる中で、なんとかプ
ローブとテストパッドが接触していて良品となるデバイ
スがある場合は、位置ずれが検出できない上に、接触不
良起因により不良と判定したデバイスをそのまま不良品
として処理してしまうことがある。
を行うと、ハンドラー精度との兼合いもあるが、テスト
中に位置ずれが発生し、接触不良起因の不良判定が発生
する場合も生じる。このとき、不良が連続して発生する
場合には、ハンドラーが停止して位置ずれを検出するこ
とができるが、不良が連続的に生じる中で、なんとかプ
ローブとテストパッドが接触していて良品となるデバイ
スがある場合は、位置ずれが検出できない上に、接触不
良起因により不良と判定したデバイスをそのまま不良品
として処理してしまうことがある。
【０００５】本発明は、上記の課題を解決すべくなされ
たものである。
たものである。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
装置の検査方法は、長尺のテープに実装された半導体集
積回路装置の各電極又は該電極に接続された上記テープ
上のテスト電極に、検査装置に接続されたテストプロー
ブを接触させて、半導体集積回路装置の検査を行う方法
に於いて、上記テープ上の所定位置にテストプローブ位
置ずれ検出用導体パターンを設けると共に、上記導体パ
ターンに対応した少なくとも３本のテストプローブ位置
ずれ検出用プローブを設け、該導体パターンとプローブ
とにより、上記テストプローブの位置ずれの有無及びそ
の方向を検出することを特徴とするものである。
装置の検査方法は、長尺のテープに実装された半導体集
積回路装置の各電極又は該電極に接続された上記テープ
上のテスト電極に、検査装置に接続されたテストプロー
ブを接触させて、半導体集積回路装置の検査を行う方法
に於いて、上記テープ上の所定位置にテストプローブ位
置ずれ検出用導体パターンを設けると共に、上記導体パ
ターンに対応した少なくとも３本のテストプローブ位置
ずれ検出用プローブを設け、該導体パターンとプローブ
とにより、上記テストプローブの位置ずれの有無及びそ
の方向を検出することを特徴とするものである。
【０００７】また、上記テストプローブの位置ずれ検出
時に、その旨を報知する構成としたことを特徴とするも
のである。
時に、その旨を報知する構成としたことを特徴とするも
のである。
【０００８】本発明によれば、テストプローブとテスト
電極又はＬＳＩ電極との間の位置ずれの有無及びその方
向が自動的に検出される。したがって、その結果に従っ
て両者の位置合わせの修正作業も容易に実施することが
できる。これにより、多ピン化／テストパッドサイズの
縮小化・テストパッドレス化が進む中、テストプローブ
とテスト電極（ＬＳＩ電極）の位置合わせを容易に行う
ことが可能となるものである。
電極又はＬＳＩ電極との間の位置ずれの有無及びその方
向が自動的に検出される。したがって、その結果に従っ
て両者の位置合わせの修正作業も容易に実施することが
できる。これにより、多ピン化／テストパッドサイズの
縮小化・テストパッドレス化が進む中、テストプローブ
とテスト電極（ＬＳＩ電極）の位置合わせを容易に行う
ことが可能となるものである。
【０００９】また、テスト中に、位置ずれによる接触不
良が発生した場合は、その旨が報知される。これによ
り、従来であれば、位置ずれによる接触不良起因の不良
をそのまま不良品として処理していた場合も生じていた
が、これを皆無とすることができるものである。
良が発生した場合は、その旨が報知される。これによ
り、従来であれば、位置ずれによる接触不良起因の不良
をそのまま不良品として処理していた場合も生じていた
が、これを皆無とすることができるものである。
【００１０】なお、本発明に類似する技術思想を開示す
るものとして特開平２−２１５１４６号公報があるが、
同公報に示されるものにおいては位置ずれの方向までは
検出できないため、位置ずれが生じた場合は、目視によ
り確認し、修正作業を行う必要があるものである。
るものとして特開平２−２１５１４６号公報があるが、
同公報に示されるものにおいては位置ずれの方向までは
検出できないため、位置ずれが生じた場合は、目視によ
り確認し、修正作業を行う必要があるものである。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら詳細に説明する。
て図面を参照しながら詳細に説明する。
【００１２】本実施形態は、長尺のテープ上の、一つの
ＬＳＩチップに割り当てられる領域のコーナー部分に位
置ずれ検出用のパターンを設けると共に、該パターンに
対応させて３本の位置ずれ検出用プローブを設ける構成
としたものである。すなわち、プローブカードには、所
定数のテストプローブと３本の位置ずれ検出用プローブ
とが設けられる。
ＬＳＩチップに割り当てられる領域のコーナー部分に位
置ずれ検出用のパターンを設けると共に、該パターンに
対応させて３本の位置ずれ検出用プローブを設ける構成
としたものである。すなわち、プローブカードには、所
定数のテストプローブと３本の位置ずれ検出用プローブ
とが設けられる。
【００１３】図２は、一般的なＴＣＰを示す図であり、
ＬＳＩを最終的に使用するパッケージ形態に切り離す前
の連続した状態を示す。図に於いて、１はテープ、２
は、各ＬＳＩに必要とされる領域、４はスプロケットホ
ールである。
ＬＳＩを最終的に使用するパッケージ形態に切り離す前
の連続した状態を示す。図に於いて、１はテープ、２
は、各ＬＳＩに必要とされる領域、４はスプロケットホ
ールである。
【００１４】図１は、図２の部分拡大図であり、かつ、
本実施形態の構成図である。図に於いて、３は、各ＬＳ
Ｉの電気的テストに必要な領域で、ＬＳＩチップ６と、
テストパッド７、及び両者の間の接続配線等が存在す
る。５はテストプローブであり、各プローブ５は、テー
プ上の各テストパッド７と接触する。各テストパッド７
は、テープ上の配線によりＬＳＩの各電極と接続されて
いる。Ａ１は、各ＬＳＩに必要とされる領域２の右下コ
ーナー部に形成された、逆Ｌ字形状のテストプローブ位
置ずれ検出用導体パターンであり、Ｂ１、Ｃ１及びＤ１
は、該導体パターンＡ１に接触するように設けられた、
３本の位置ずれ検出用プローブである。また、ＢＢ１、
ＣＣ１及びＤＤ１は、それぞれ、プローブＢ１、Ｃ１及
びＤ１が接触する正規の位置を示している。すなわち、
各テストプローブ５が、各テストパッド７に正しく接触
していれば、各プローブＢ１、Ｃ１及びＤ１は、それぞ
れ、ＢＢ１、ＣＣ１及びＤＤ１に於いて導体パターンＡ
１に接触する。一方、各テストプローブ５の位置ずれが
生じていれば、各プローブＢ１、Ｃ１及びＤ１の接触位
置もずれる。なお、上記導体パターンＡ１は、例えば、
Ａｌ等から成り、テープ上のテストパッド或は配線の形
成時に同時に形成される。
本実施形態の構成図である。図に於いて、３は、各ＬＳ
Ｉの電気的テストに必要な領域で、ＬＳＩチップ６と、
テストパッド７、及び両者の間の接続配線等が存在す
る。５はテストプローブであり、各プローブ５は、テー
プ上の各テストパッド７と接触する。各テストパッド７
は、テープ上の配線によりＬＳＩの各電極と接続されて
いる。Ａ１は、各ＬＳＩに必要とされる領域２の右下コ
ーナー部に形成された、逆Ｌ字形状のテストプローブ位
置ずれ検出用導体パターンであり、Ｂ１、Ｃ１及びＤ１
は、該導体パターンＡ１に接触するように設けられた、
３本の位置ずれ検出用プローブである。また、ＢＢ１、
ＣＣ１及びＤＤ１は、それぞれ、プローブＢ１、Ｃ１及
びＤ１が接触する正規の位置を示している。すなわち、
各テストプローブ５が、各テストパッド７に正しく接触
していれば、各プローブＢ１、Ｃ１及びＤ１は、それぞ
れ、ＢＢ１、ＣＣ１及びＤＤ１に於いて導体パターンＡ
１に接触する。一方、各テストプローブ５の位置ずれが
生じていれば、各プローブＢ１、Ｃ１及びＤ１の接触位
置もずれる。なお、上記導体パターンＡ１は、例えば、
Ａｌ等から成り、テープ上のテストパッド或は配線の形
成時に同時に形成される。
【００１５】テストプローブとテストパッドとの間の位
置ずれ検出は、以下のようにして行われる。
置ずれ検出は、以下のようにして行われる。
【００１６】セットアップ後、まず、テスタから位置ず
れ検出用プローブＣ１に所定の電圧又は電流を印加し、
その電圧レベル又は電流値が、プローブＢ１及びＤ１に
出力されているか否かをテスタにて判定する。このと
き、テストプローブの位置ずれが生じていなければ、プ
ローブＢ１、Ｃ１及びＤ１も正規の位置に於いて導体パ
ターンＡ１に接触し、プローブＢ１及びＤ１に所定の電
圧レベル又は電流値が得られる。これにより、テストプ
ローブとテストパッドの位置ずれが生じていないことを
検出することができる。一方、テストプローブとテスト
パッドの位置ずれが生じている場合は、位置ずれ検出用
プローブの接触位置も正規の位置からずれ、何れかのプ
ローブの接触位置が導体パターンＡ１の外部となる。し
たがって、プローブＢ１若しくはＤ１、又は双方のプロ
ーブＢ１及びＤ１に所定の出力が得られない。これによ
り、テストプローブの位置ずれが生じていることを検出
することができる。
れ検出用プローブＣ１に所定の電圧又は電流を印加し、
その電圧レベル又は電流値が、プローブＢ１及びＤ１に
出力されているか否かをテスタにて判定する。このと
き、テストプローブの位置ずれが生じていなければ、プ
ローブＢ１、Ｃ１及びＤ１も正規の位置に於いて導体パ
ターンＡ１に接触し、プローブＢ１及びＤ１に所定の電
圧レベル又は電流値が得られる。これにより、テストプ
ローブとテストパッドの位置ずれが生じていないことを
検出することができる。一方、テストプローブとテスト
パッドの位置ずれが生じている場合は、位置ずれ検出用
プローブの接触位置も正規の位置からずれ、何れかのプ
ローブの接触位置が導体パターンＡ１の外部となる。し
たがって、プローブＢ１若しくはＤ１、又は双方のプロ
ーブＢ１及びＤ１に所定の出力が得られない。これによ
り、テストプローブの位置ずれが生じていることを検出
することができる。
【００１７】以上により、まず、位置ずれの有無が検出
される。
される。
【００１８】次に、位置ずれの方向検出について説明す
る。
る。
【００１９】位置ずれが検出された場合は、次いで、テ
スタからプローブＢ１に所定の電圧又は電流を印加し、
その電圧レベル又は電流値が、プローブＣ１及びＤ１に
出力されているか否かをテスタにて判定する。更に、テ
スタからプローブＤ１に所定の電圧又は電流を印加し、
その電圧レベル又は電流値が、プローブＢ１及びＣ１に
出力されているか否かをテスタにて判定する。
スタからプローブＢ１に所定の電圧又は電流を印加し、
その電圧レベル又は電流値が、プローブＣ１及びＤ１に
出力されているか否かをテスタにて判定する。更に、テ
スタからプローブＤ１に所定の電圧又は電流を印加し、
その電圧レベル又は電流値が、プローブＢ１及びＣ１に
出力されているか否かをテスタにて判定する。
【００２０】図３に、位置ずれの４つの態様を示す。
（ａ）は、左方向にずれた場合、（ｂ）は、右方向にず
れた場合、（ｃ）は、上方向にずれた場合、（ｄ）は、
下方向にずれた場合である。なお、各図に於いて、ＢＢ
１’、ＣＣ１’及びＤＤ１’は、位置ずれが生じている
場合の各位置ずれ検出用プローブの接触位置であり、Ｂ
Ｂ１、ＣＣ１及びＤＤ１は、正規の接触位置である。
（ａ）は、左方向にずれた場合、（ｂ）は、右方向にず
れた場合、（ｃ）は、上方向にずれた場合、（ｄ）は、
下方向にずれた場合である。なお、各図に於いて、ＢＢ
１’、ＣＣ１’及びＤＤ１’は、位置ずれが生じている
場合の各位置ずれ検出用プローブの接触位置であり、Ｂ
Ｂ１、ＣＣ１及びＤＤ１は、正規の接触位置である。
【００２１】（ａ）の場合は、前者の判定で、プローブ
Ｄ１に所定の出力が得られず、また、後者の判定では、
プローブＢ１及びＣ１の何れにも所定の出力が得られな
い。（ｂ）の場合は、前者の判定で、プローブＣ１に所
定の出力が得られず、また、後者の判定では、プローブ
Ｃ１に所定の出力が得られない。
Ｄ１に所定の出力が得られず、また、後者の判定では、
プローブＢ１及びＣ１の何れにも所定の出力が得られな
い。（ｂ）の場合は、前者の判定で、プローブＣ１に所
定の出力が得られず、また、後者の判定では、プローブ
Ｃ１に所定の出力が得られない。
【００２２】（ｃ）の場合は、前者の判定で、プローブ
Ｃ１及びＤ１の何れにも所定の出力が得られず、また、
後者の判定では、プローブＢ１に所定の出力が得られな
い。（ｄ）の場合は、前者の判定で、プローブＣ１及び
Ｄ１の何れにも所定の出力が得られず、また、後者の判
定では、プローブＢ１及びＣ１の何れにも所定の出力が
得られない。
Ｃ１及びＤ１の何れにも所定の出力が得られず、また、
後者の判定では、プローブＢ１に所定の出力が得られな
い。（ｄ）の場合は、前者の判定で、プローブＣ１及び
Ｄ１の何れにも所定の出力が得られず、また、後者の判
定では、プローブＢ１及びＣ１の何れにも所定の出力が
得られない。
【００２３】したがって、上記２つの判定により、位置
ずれの方向も検出されるものである。また、この位置ず
れ方向の情報に基づき、位置合わせの再調整も容易に実
施することができるものである。
ずれの方向も検出されるものである。また、この位置ず
れ方向の情報に基づき、位置合わせの再調整も容易に実
施することができるものである。
【００２４】また、テスト中に於いても、位置ずれ検出
を実施させ、位置ずれが検出されたときは、その情報を
テスタよりハンドラーに送り、ハンドラーを停止させる
と共に、アラームを発生させる構成とすることにより、
位置合わせの再調整が可能となり、テストプローブの位
置ずれ起因による良品の不良判定（誤判定）を皆無にす
ることができるものである。
を実施させ、位置ずれが検出されたときは、その情報を
テスタよりハンドラーに送り、ハンドラーを停止させる
と共に、アラームを発生させる構成とすることにより、
位置合わせの再調整が可能となり、テストプローブの位
置ずれ起因による良品の不良判定（誤判定）を皆無にす
ることができるものである。
【００２５】なお、位置ずれ検出用プローブＢ１−Ｃ１
間及びＣ１−Ｄ１間の間隔、導体パターンＡ１の形状、
並びに、該導体パターン上の正規接触位置は、テストパ
ッドサイズ及びそのピッチ等に応じて、位置ずれを必要
な精度で検出できる最適のものに設定する。また、位置
ずれ検出用プローブの本数も３本の限定されるものでは
なく、より多くの本数のプローブを設けて、更に精度の
高い位置ずれ方向の検出を可能とする構成としてもよい
ことは言うまでもない。
間及びＣ１−Ｄ１間の間隔、導体パターンＡ１の形状、
並びに、該導体パターン上の正規接触位置は、テストパ
ッドサイズ及びそのピッチ等に応じて、位置ずれを必要
な精度で検出できる最適のものに設定する。また、位置
ずれ検出用プローブの本数も３本の限定されるものでは
なく、より多くの本数のプローブを設けて、更に精度の
高い位置ずれ方向の検出を可能とする構成としてもよい
ことは言うまでもない。
【００２６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、セットアップ時のテストプローブの位置合わせを
容易に行うことができるものである。また、テスト途中
のテストプローブの位置ずれに起因する、良品の不良判
定を皆無とすることができるものである。
れば、セットアップ時のテストプローブの位置合わせを
容易に行うことができるものである。また、テスト途中
のテストプローブの位置ずれに起因する、良品の不良判
定を皆無とすることができるものである。
【図１】本発明の一実施形態の構成図である。
【図２】一般的なテープキャリアパッケージの構成図で
ある。
ある。
【図３】位置ずれの４つの態様を示す図である。
１ テープ ５ テストプローブ ６ ＬＳＩチップ ７ テストパッド Ａ１ テストプローブ位置ずれ検出用導体パターン Ｂ１、Ｃ１、Ｄ１ テストプローブ位置ずれ検出用プロ
ーブ
ーブ
Claims (2)
- 【請求項１】 長尺のテープに実装された半導体集積回
路装置の各電極又は該電極に接続された上記テープ上の
テスト電極に、検査装置に接続されたテストプローブを
接触させて、半導体集積回路装置の検査を行う方法に於
いて、 上記テープ上の所定位置にテストプローブ位置ずれ検出
用導体パターンを設けると共に、上記導体パターンに対
応した少なくとも３本のテストプローブ位置ずれ検出用
プローブを設け、該導体パターンとプローブとにより、
上記テストプローブの位置ずれの有無及びその方向を検
出することを特徴とする、半導体集積回路装置の検査方
法。 - 【請求項２】 上記テストプローブの位置ずれ検出時
に、その旨を報知する構成としたことを特徴とする、請
求項１に記載の半導体集積回路装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22958996A JP3346707B2 (ja) | 1996-08-30 | 1996-08-30 | 半導体集積回路装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22958996A JP3346707B2 (ja) | 1996-08-30 | 1996-08-30 | 半導体集積回路装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1073640A true JPH1073640A (ja) | 1998-03-17 |
| JP3346707B2 JP3346707B2 (ja) | 2002-11-18 |
Family
ID=16894557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22958996A Expired - Fee Related JP3346707B2 (ja) | 1996-08-30 | 1996-08-30 | 半導体集積回路装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346707B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007055012A1 (ja) * | 2005-11-10 | 2007-05-18 | Nhk Spring Co., Ltd. | コンタクトユニットおよび検査システム |
| JP2010237108A (ja) * | 2009-03-31 | 2010-10-21 | Micronics Japan Co Ltd | アライメント機能を有する半導体検査装置とアライメント方法 |
-
1996
- 1996-08-30 JP JP22958996A patent/JP3346707B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007055012A1 (ja) * | 2005-11-10 | 2007-05-18 | Nhk Spring Co., Ltd. | コンタクトユニットおよび検査システム |
| JP2010237108A (ja) * | 2009-03-31 | 2010-10-21 | Micronics Japan Co Ltd | アライメント機能を有する半導体検査装置とアライメント方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3346707B2 (ja) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
| US5150047A (en) | Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements | |
| JP3346707B2 (ja) | 半導体集積回路装置の検査方法 | |
| JP2000068335A (ja) | フィルムキャリアテープおよびそのテスト方法 | |
| KR100655763B1 (ko) | 테이프 자동화 접착 장치, 프로브 카드, 테이프 자동화접착 조정 장치 및 집적 회로 칩 검사 방법 | |
| US11372024B2 (en) | Probe card test apparatus | |
| JPH10223710A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| JPH06349913A (ja) | バーンインの非接触モニター方法 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JP2004361249A (ja) | 基板検査装置 | |
| JPH1164428A (ja) | 部品検査装置 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| JP3227207B2 (ja) | 半導体装置およびその測定方法 | |
| JP3474669B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JP3456782B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JPS61190955A (ja) | 配線パタ−ンの検査方法及びその検査装置 | |
| JPH0412468Y2 (ja) | ||
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード | |
| JP3290760B2 (ja) | プローブテスト装置およびプローブテスト方法 | |
| JP2717884B2 (ja) | 半導体ウエハ測定方法 | |
| US20030210068A1 (en) | Apparatus of testing semiconductor | |
| TW202411670A (zh) | 檢測電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |