JPS63142597A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電気的に書込消去が可能な不揮発性記憶装置を
含む半導体装置に係シ、特に情報の誤書込・誤消去に対
する耐性を強めた半導体装置に関する。

〔従来の技術〕

電気的書込消去が可能な半導体不揮発性記憶装置（ｇＥ
ｐａｏＭ）はマイクロコンピュータを中心としたシステ
ムにおいて広く用いられる様になってきている。現在、
主流の製品の多くは単一電源電圧動作であシ、記憶素子
への書込・消去に用いる高電圧はチップ内部で発生する
ようになっている。

しかし、その反面、紫外線消去形の不揮発性記憶装置（
８２８０Ｍ　）と比べて情報の誤書込・誤消去の危険が
増している。この対策としては日経エレクトロニクス１
９８５年１０月２１日号第１４６ページに述べられてい
るように書込制御パルスが短い場合、電源電圧が所定の
電圧より低い場合、各種の制御信号がいくつかの特定の
組合わせの場合に書込消去を禁止するのが一般的である
。また内蔵のレジスタと入力信号が一致した時のみ高電
圧を発生し、書込消去を可能とする方法もある。

前者は簡便で一定の効果をもっている。後者はより有効
であるが、実現するにはやや複雑な回路を必要とする。

〔発明が解決しようとする問題点〕

上記従来技術は誤書込・誤消去に対して一定の効果はあ
るが、さらに簡便で有効な技術が望まれていた。

本′発明の目的は簡便かつ有効な誤書込・誤消去防止を
可能にした半導体装置を提供する事にある。

〔問題点を解決するだめの手段〕

上記目的は外部から電源電圧より高い電圧が特定の入力
端子に印加された時のみ、内部の昇圧回路の動作を可能
とする事により達成される。

〔作用〕

特定の端子に高電圧が印加された時のみ、昇圧回路が動
作するので通常の５Ｖ系の信号が誤って書込消去モード
に設定されても昇圧回路は動作しないので誤書込・娯消
去される事はない。

〔実施例〕

以下、本発明の一実施例を図を用いて説明する。

第１図は書込消去系の構成である。入力端子ｌは通常の
電源電圧（５■）の信号レベルには低レベルの出力（あ
るいは高レベルの出力）を示す。電源電圧に対しである
マージンを持った値ＶＨｖ（例えば７Ｖ）以上に対して
高レベルあるいは（低レベル）の出力を示す。即ち、高
電圧の検出回路２を接続されている。この出力を受けて
昇圧回路３はＶＨｖ以上の入力レベルの時のみ動作する
ようになされている。

第２図は具体的な回路の１例を示す図である。

第２図は第１図の具体的な回路例である。

入力端子１はｐチャンネル型Ｍ　ＯＳ　（Ｍｅｔａｌ　
−Ｑｘｉｄｅ−８ｉｌｉｃｏｎ）　）ランジスタＴ２１
のソース電極に結線する。ＭＯＳトランジスタＴ２１の
ゲート電極は主電源ＶＣ＋Ｃ％またソース電極はｎチャ
ンネル型ＭＯ８）ランジスタ’Ｉ’２２のドレイン電極
に接続され、Ｔ２１およびＴ２２により、入力端子１に
加えられる電圧の検出回路２を構成する。

なお検出波形はＭＯ，Ｓ）ランジスタＴ２３およびＴ０
ｎで構成されるインバータ回路により波形整形を行ない
、昇圧回路３の制御信号とする。昇圧回路３はＭＯ８）
ランジスタ対Ｔ３１．Ｔ３２〜Ｔ３５．Ｔａ２からなる
奇数段のインバータによ多構成されるリングオシレータ
３１と、リングオシレータ３１の発振を制御するＭＯ８
）ランジスタＴ３７．Ｔ３８および発振波形整形用のＭ
ＯＳトランジスタ対Ｔ３９．Ｔ２Ｏと、その波形を反転
するためＭＯ８）ランジスタ対’Ｉ’４１．Ｔ４２から
成るインバータで構成される。ＭＯ８）ランジスタ対Ｔ
３９．Ｔ４０およびＴ４１．Ｔ４２の出力φおよび１は
コンデンサ０１〜ＣＢおよびダイオード結線したＭＯＳ
トランジスタＤ１〜Ｄ。

で構成されるチャージポンプと呼ばれる昇圧回路３２に
入力され、不揮発性記憶素子の消去、書込みに必要な高
電圧Ｖｐを発生する。なお昇圧回路３２のダイオード結
線のＭＯ８）ランジスタＤ０およびＤＢはそれぞれ、基
準電位決定用およびＶｐの安定化用として機能する。

次に動作を説明する。

入力端子１に入力電圧Ｖｒ）ｆを印加するとＶｔｗ＜ｖ
ｃ　ｃ　＋Ｖ　ＨＶ　（ＶＨｖはＭＯＳトランジスタＴ
２１のしきい値電圧）の場会、すなわちＶＩＮ＜７Ｖの
ときは高電圧判定回路２の出力にはＶａｃＫ等しい電圧
が出力される。昇圧回路３のリングオシレータ制御用ト
ランジスタＴ３７．Ｔａ２にＶｃｃレベルの信号が印加
されるとＴａ２はオフ、Ｔａ２はオンとなシリングオシ
レータ３１は発振停止状態になる。すなわちφ＝　Ｖｃ
　ｃレベル、　　１６＝グランドレベルを出力した状態
で停止している。この状態ではチャージポンプ回路３２
は作動せず、従って消去、書込みに必要な高電圧ＶＰを
得ることはできない。

一方、入力端子１にＶｔ　Ｎ　＞　Ｖｃ　ｃ　＋ＶＨｖ
　　となるＶｘｙを印加すると高電圧発生回路２の出力
としてグランドレベルの信号を得、リングオシレータ制
御用ＭＯ８）ランジスタＴ３７がオン、Ｔａ２がオフと
なシ、リングオシレータ回路３１は発振を開始する。す
なわちφ、ｊは発振周波数に等しいクロック信号として
チャージポンプ回路３２に供給され、書込み、消去に必
要な高電圧Ｖｐを得ることができる。

もちろん、本回路にとどまる事なく、上記第１図の如き
、構成の回路であれば良い事はいうまでもない。

なお、印加される高電圧はあくまでも信号として扱われ
るので、紫外線消去形電気的書込可能読出し専用メモリ
（ＥＰＲ，ＯＭ）のように外部から印加される高電圧（
いわゆるＶｐ　ｐ　）を電源として用いて電流を供給す
るのとは異なる。

〔発明の効果〕

本発明によれば外部から会高電圧が印加された時のみ書
込消去が行なわれ得るので誤書込・誤消去を防止するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は本発明の
一実施例の具体的回路の１例を示す図。

Claims (1)

【特許請求の範囲】
1. １、電源電圧より高い電圧を内部で発生し、これを用い
   て情報の書込・消去を行なう半導体不揮発性記憶素子を
   有し、外部から電源電圧より高い信号が印加された時の
   み、内部の高電圧発生回路を動作させる事を特徴とする
   半導体装置。