JPS63139649U - - Google Patents
Info
- Publication number
- JPS63139649U JPS63139649U JP3217787U JP3217787U JPS63139649U JP S63139649 U JPS63139649 U JP S63139649U JP 3217787 U JP3217787 U JP 3217787U JP 3217787 U JP3217787 U JP 3217787U JP S63139649 U JPS63139649 U JP S63139649U
- Authority
- JP
- Japan
- Prior art keywords
- built
- register
- written
- data
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
第１図は本考案に係る内蔵Ｉ／Ｏレジスタのモ
ニタ回路の一実施例を示すブロツク図、第２図は
メモリの構成を示す図、第３図は動作を説明する
ためのタイムチヤート、第４図は従来の内蔵Ｉ／
Ｏレジスタのモニタ回路の構成を示すブロツク図
である。 １……マイクロプロセツサ、２……バスステー
タス信号、３……バスコントローラ、４，５，１
１１……ゲート、６……同期化手段、８……アド
レス／データバス、９……アドレスラツチ、１０
……アドレスデコーダ、１１……選択部、１２…
…メモリ、１１２……フリツプフロツプ。
ニタ回路の一実施例を示すブロツク図、第２図は
メモリの構成を示す図、第３図は動作を説明する
ためのタイムチヤート、第４図は従来の内蔵Ｉ／
Ｏレジスタのモニタ回路の構成を示すブロツク図
である。 １……マイクロプロセツサ、２……バスステー
タス信号、３……バスコントローラ、４，５，１
１１……ゲート、６……同期化手段、８……アド
レス／データバス、９……アドレスラツチ、１０
……アドレスデコーダ、１１……選択部、１２…
…メモリ、１１２……フリツプフロツプ。
Claims (1)
- 【実用新案登録請求の範囲】 Ｉ／Ｏレジスタが内蔵されたマイクロプロセツ
サの内蔵Ｉ／Ｏレジスタをモニタする内蔵Ｉ／Ｏ
レジスタのモニタ回路において、 前記内蔵Ｉ／Ｏレジスタにデータに書込まれる
データと同じデータが書込まれる第１の記憶部と
、前記Ｉ／Ｏレジスタの初期設定値が書込まれる
第２の記憶部と、前記マイクロプロセツサのリセ
ツト信号および前記内蔵Ｉ／Ｏレジスタにデータ
が書込まれることを示す信号によりその状態が規
制される選択部とを有し、この選択部の出力によ
り前記第１の記憶部または第２の記憶部のうちい
ずれか一方を選択することを特徴とする内蔵Ｉ／
Ｏレジスタのモニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217787U JPS63139649U (ja) | 1987-03-05 | 1987-03-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217787U JPS63139649U (ja) | 1987-03-05 | 1987-03-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63139649U true JPS63139649U (ja) | 1988-09-14 |
Family
ID=30838606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3217787U Pending JPS63139649U (ja) | 1987-03-05 | 1987-03-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63139649U (ja) |
-
1987
- 1987-03-05 JP JP3217787U patent/JPS63139649U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63139649U (ja) | ||
| JPS63173799U (ja) | ||
| JPS61164551U (ja) | ||
| JPS63114498U (ja) | ||
| JPS617000U (ja) | メモリ内蔵型ｌｓｉ | |
| JPS63109808U (ja) | ||
| JPH02111846U (ja) | ||
| JPS6044140U (ja) | マイクロプロセッサ等のデバッグ装置 | |
| JPS6324798U (ja) | ||
| JPH03116446U (ja) | ||
| JPS5854561U (ja) | プログラマブルオツシロスコ−プ | |
| JPS62125955U (ja) | ||
| JPH01138140U (ja) | ||
| JPH0179138U (ja) | ||
| JPS62164693U (ja) | ||
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPH022751U (ja) | ||
| JPH0270574U (ja) | ||
| JPH01147446U (ja) | ||
| JPH0374052U (ja) | ||
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPS5810101U (ja) | プログラミング装置の制御装置 | |
| JPS6335147U (ja) | ||
| JPH01133645U (ja) | ||
| JPH029874U (ja) |