JPH0179138U - - Google Patents
Info
- Publication number
- JPH0179138U JPH0179138U JP1987174899U JP17489987U JPH0179138U JP H0179138 U JPH0179138 U JP H0179138U JP 1987174899 U JP1987174899 U JP 1987174899U JP 17489987 U JP17489987 U JP 17489987U JP H0179138 U JPH0179138 U JP H0179138U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- internal memory
- microprocessor
- monitor
- target microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
第１図は本考案に係る内部メモリモニタ回路の
一実施例を示す構成図、第２図は動作を説明する
ためのタイムチヤートである。 １……ターゲツト・マイクロプロセツサ、２…
…メモリ、３，４，８……バツフア、５……モニ
タ用メモリ、６……バス制御回路、７……データ
バス、９……エミユレータ内モニタ回路。
一実施例を示す構成図、第２図は動作を説明する
ためのタイムチヤートである。 １……ターゲツト・マイクロプロセツサ、２…
…メモリ、３，４，８……バツフア、５……モニ
タ用メモリ、６……バス制御回路、７……データ
バス、９……エミユレータ内モニタ回路。
Claims (1)
- 【実用新案登録請求の範囲】 内部にメモリを持つターゲツト・マイクロプロ
セツサを対象とし、内部メモリをモニタするため
のモニタ用メモリが用意され、内部メモリに対し
書き込み動作を実行した時にはモニタ用メモリに
もデータを書き込み、データを読み込む動作を実
行した時にはマイクロプロセツサは自分自身の内
部メモリを読み取ると共に、エミユレータに対し
てはモニタ用メモリからデータを出力させるよう
にしたエミユレータにおいて、 ターゲツト・マイクロプロセツサに対しリセツ
ト信号が入力された場合最優先の割り込み信号を
ターゲツト・マイクロプロセツサに与えると共に
データバスの接続の切り替えを制御するバス制御
回路と、 ターゲツト・マイクロプロセツサにより実行さ
れるプログラムであつて、前記バス制御回路から
の最優先の割り込み処理である初期値書き込みの
割り込み処理ルーチンが格納されたメモリと を具備し、ターゲツト・マイクロプロセツサにリ
セツト信号が入力されたときモニタ用メモリの初
期値が内部メモリの初期値と一致するように書き
込まれるようにしたことを特徴とする内部メモリ
モニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987174899U JPH0179138U (ja) | 1987-11-16 | 1987-11-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987174899U JPH0179138U (ja) | 1987-11-16 | 1987-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0179138U true JPH0179138U (ja) | 1989-05-26 |
Family
ID=31466729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987174899U Pending JPH0179138U (ja) | 1987-11-16 | 1987-11-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0179138U (ja) |
-
1987
- 1987-11-16 JP JP1987174899U patent/JPH0179138U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0179138U (ja) | ||
| JPH022751U (ja) | ||
| JPS62146253U (ja) | ||
| JPS63107042U (ja) | ||
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JP2808761B2 (ja) | データ処理システムのコマンド制御方式 | |
| JPH0323894U (ja) | ||
| JPS59192711U (ja) | プラントシミユレ−タ | |
| JPH0543248U (ja) | 計算機 | |
| JPS59174644U (ja) | デバツグ装置 | |
| JPS5810101U (ja) | プログラミング装置の制御装置 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS61164551U (ja) | ||
| JPS5815203U (ja) | プログラマブル・コントロ−ラ | |
| JPH0334102U (ja) | ||
| JPS62109249U (ja) | ||
| JPH01144942U (ja) | ||
| JPS63139649U (ja) | ||
| JPS63168545U (ja) | ||
| JPH01138143U (ja) | ||
| JPS63143947U (ja) | ||
| JPS64141U (ja) | ||
| JPH01172155U (ja) | ||
| JPH01155542U (ja) | ||
| JPS63126939U (ja) |