JPS63173799U - - Google Patents
Info
- Publication number
- JPS63173799U JPS63173799U JP6253787U JP6253787U JPS63173799U JP S63173799 U JPS63173799 U JP S63173799U JP 6253787 U JP6253787 U JP 6253787U JP 6253787 U JP6253787 U JP 6253787U JP S63173799 U JPS63173799 U JP S63173799U
- Authority
- JP
- Japan
- Prior art keywords
- port memory
- master
- processor
- control circuit
- master processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Static Random-Access Memory (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は第１図におけるライト動作のタイムチヤ
ート、第３図は第１図におけるリード動作のタイ
ムチヤート、第４図はマルチプロセツサのブロツ
ク図、第５図は従来のリードタイムチヤート、第
６図は従来のライトタイムチヤートである。 ２……マスタプロセツサ、３……スレーブプロ
セツサ、４……２ポートメモリ、５……調停回路
、６……ローカルコントローラ、１１……マスタ
リクエスト制御回路、１２……マスタデータゲー
ト、１７……マスタコマンドコントローラ、１８
，１９……ゲート、２０……マスタライトゲート
、２１……マスタリードゲート。
第２図は第１図におけるライト動作のタイムチヤ
ート、第３図は第１図におけるリード動作のタイ
ムチヤート、第４図はマルチプロセツサのブロツ
ク図、第５図は従来のリードタイムチヤート、第
６図は従来のライトタイムチヤートである。 ２……マスタプロセツサ、３……スレーブプロ
セツサ、４……２ポートメモリ、５……調停回路
、６……ローカルコントローラ、１１……マスタ
リクエスト制御回路、１２……マスタデータゲー
ト、１７……マスタコマンドコントローラ、１８
，１９……ゲート、２０……マスタライトゲート
、２１……マスタリードゲート。
Claims (1)
- スレーブプロセツサに内蔵する２ポートメモリ
に対してマスタプロセツサとスレーブプイセツサ
のアクセスを制御するコントロール回路において
、マスタプロセツサのアクセスによつて２ポート
メモリにデータ書込み終了又は２ポートメモリの
データをマスタリードゲートにラツチ終了したと
きのタイミングでマスタプロセツサのアクセス要
求を擬似的にネゲートする手段を備えたことを特
徴とする２ポートメモリのコントロール回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253787U JPS63173799U (ja) | 1987-04-24 | 1987-04-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253787U JPS63173799U (ja) | 1987-04-24 | 1987-04-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63173799U true JPS63173799U (ja) | 1988-11-11 |
Family
ID=30896906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6253787U Pending JPS63173799U (ja) | 1987-04-24 | 1987-04-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63173799U (ja) |
-
1987
- 1987-04-24 JP JP6253787U patent/JPS63173799U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63173799U (ja) | ||
| JPH01144944U (ja) | ||
| JPS63114348U (ja) | ||
| JPS63107042U (ja) | ||
| JPS63139649U (ja) | ||
| JPS61164551U (ja) | ||
| JPS61172340U (ja) | ||
| JPS63143947U (ja) | ||
| JPS62175353U (ja) | ||
| JPS62125955U (ja) | ||
| JPH02108144U (ja) | ||
| JPS63199348U (ja) | ||
| JPH01100243U (ja) | ||
| JPH0250899U (ja) | ||
| JPH0471174U (ja) | ||
| JPS62153665U (ja) | ||
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPS6324747U (ja) | ||
| JPH0272500U (ja) | ||
| JPS63168549U (ja) | ||
| JPS6348201U (ja) | ||
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS60123044U (ja) | キヤツシユメモリ方式の高速デ−タ処理装置 | |
| JPS617000U (ja) | メモリ内蔵型ｌｓｉ | |
| JPH02116346U (ja) |