JPH01100243U - - Google Patents
Info
- Publication number
- JPH01100243U JPH01100243U JP19496287U JP19496287U JPH01100243U JP H01100243 U JPH01100243 U JP H01100243U JP 19496287 U JP19496287 U JP 19496287U JP 19496287 U JP19496287 U JP 19496287U JP H01100243 U JPH01100243 U JP H01100243U
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch circuit
- data bus
- generated
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Information Transfer Systems (AREA)
Description
第１図は本考案を実施したバースト転送制御装
置のブロツク図、第２図は本考案装置の動作を表
わすタイムチヤート、第３図は従来のバースト転
送制御装置のブロツク図、第４図は従来装置の動
作を表わすタイムチヤートである。 １…第１のデバイスまたはデータ・バス、２…
第２のデバイスまたはデータ・バス、３…コント
ローラ、４…コントローラ、５…第１のラツチ回
路、６…第２のラツチ回路、ＤＢ，ＤＢ１，ＤＢ
２，ＤＢ３，ＤＢ４…データ・バス。
置のブロツク図、第２図は本考案装置の動作を表
わすタイムチヤート、第３図は従来のバースト転
送制御装置のブロツク図、第４図は従来装置の動
作を表わすタイムチヤートである。 １…第１のデバイスまたはデータ・バス、２…
第２のデバイスまたはデータ・バス、３…コント
ローラ、４…コントローラ、５…第１のラツチ回
路、６…第２のラツチ回路、ＤＢ，ＤＢ１，ＤＢ
２，ＤＢ３，ＤＢ４…データ・バス。
Claims (1)
- 【実用新案登録請求の範囲】 タイミングの異なる２個のデバイスまたはデー
タ・バス間で一定長さのデータを連続して転送す
るバースト転送制御装置において、 前記２個のデバイスまたはデータ・バスの中間
にデータをラツチするラツチ回路を設け、一方の
デバイスまたはデータ・バスからデータ転送レデ
イ信号が発生した場合に当該デバイスまたはデー
タ・バスへアクセス信号を発して前記ラツチ回路
にデータ・ラツチのタイミングを与えるとともに
、相手先のデバイスまたはデータ・バスからデー
タ転送レデイ信号が発生した場合にアクセス信号
を発生して前記ラツチ回路内のデータを転送する
タイミングを与える制御部を備えたことを特徴と
するバースト転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19496287U JPH01100243U (ja) | 1987-12-23 | 1987-12-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19496287U JPH01100243U (ja) | 1987-12-23 | 1987-12-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100243U true JPH01100243U (ja) | 1989-07-05 |
Family
ID=31485661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19496287U Pending JPH01100243U (ja) | 1987-12-23 | 1987-12-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100243U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182837A (en) * | 1981-05-07 | 1982-11-10 | Victor Co Of Japan Ltd | Digital data connecting device |
-
1987
- 1987-12-23 JP JP19496287U patent/JPH01100243U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182837A (en) * | 1981-05-07 | 1982-11-10 | Victor Co Of Japan Ltd | Digital data connecting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2060820A1 (en) | Direct memory access for data transfer within an i/o device | |
| JPH01100243U (ja) | ||
| JPS63130842U (ja) | ||
| JPH0191954U (ja) | ||
| JPS63114348U (ja) | ||
| JPS6316337U (ja) | ||
| JPH0191959U (ja) | ||
| JPH0267441U (ja) | ||
| JPH0172646U (ja) | ||
| JPS63173799U (ja) | ||
| JPS62104295U (ja) | ||
| JPS61147449U (ja) | ||
| JPS62195863U (ja) | ||
| JPS5851352U (ja) | アナログ入力コントロ−ラ | |
| JPH0334148U (ja) | ||
| JPS6353153U (ja) | ||
| JPS63139653U (ja) | ||
| JPS62121652U (ja) | ||
| JPS60166055U (ja) | 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置 | |
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS6356451U (ja) | ||
| JPH0455654U (ja) | ||
| JPH0214153U (ja) | ||
| JPS6457535U (ja) | ||
| JPS63161498U (ja) |