JPH03116446U - - Google Patents
Info
- Publication number
- JPH03116446U JPH03116446U JP2361690U JP2361690U JPH03116446U JP H03116446 U JPH03116446 U JP H03116446U JP 2361690 U JP2361690 U JP 2361690U JP 2361690 U JP2361690 U JP 2361690U JP H03116446 U JPH03116446 U JP H03116446U
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- refresh cycle
- timing diagram
- cpu
- conflict
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Description
第１図は、本考案の一実施例を適用したＣＰＴ
表示システムの主要部の構成を示すブロツク図、
第２図は、実施例においてテキスト・メモリに対
してＣＰＵのフエツチ・サイクルとＭＤＡリクエ
ストが競合した場合の動作を説明するための各部
の信号のタイミング図、第３図は、実施例におい
てＣＰＵのライト・サイクルとＤＭＡアクセスと
が競合した場合の動作説明するための各部の信号
のタイミング図、第４図は、実施例においてＣＰ
Ｕのリード・サイクルとＤＭＡアクセスとが競合
した場合の動作説明するための各部の信号タイミ
ング図、第５図は、実施例のＨＡＬＴ制御回路の
動作を説明するための各部信号のタイミング図、
第６図は、従来技術におけるテキスト・メモリア
クセスの制御を説明するための各部信号のタイミ
ング図である。 １０……テキスト・メモリ、１２……ＣＰＵ、
１６……ＤＭＡコントローラ、１８……メモリア
クセス制御回路、２０……アドレスセレクタ、２
２……双方向バツフア、２８……ＨＡＬＴ制御回
路。
表示システムの主要部の構成を示すブロツク図、
第２図は、実施例においてテキスト・メモリに対
してＣＰＵのフエツチ・サイクルとＭＤＡリクエ
ストが競合した場合の動作を説明するための各部
の信号のタイミング図、第３図は、実施例におい
てＣＰＵのライト・サイクルとＤＭＡアクセスと
が競合した場合の動作説明するための各部の信号
のタイミング図、第４図は、実施例においてＣＰ
Ｕのリード・サイクルとＤＭＡアクセスとが競合
した場合の動作説明するための各部の信号タイミ
ング図、第５図は、実施例のＨＡＬＴ制御回路の
動作を説明するための各部信号のタイミング図、
第６図は、従来技術におけるテキスト・メモリア
クセスの制御を説明するための各部信号のタイミ
ング図である。 １０……テキスト・メモリ、１２……ＣＰＵ、
１６……ＤＭＡコントローラ、１８……メモリア
クセス制御回路、２０……アドレスセレクタ、２
２……双方向バツフア、２８……ＨＡＬＴ制御回
路。
Claims (1)
- 共用のメモリに対してリフレツシユ・サイクル
を含むＣＰＵのメモリ・アクセスとＤＭＡコント
ローラからのメモリ・アクセスとが競合した時に
後者のメモリ・アクセスを前記リフレツシユ・サ
イクル中に実行せしめる制御手段を備えたことを
特徴とするメモリアクセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2361690U JPH03116446U (ja) | 1990-03-08 | 1990-03-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2361690U JPH03116446U (ja) | 1990-03-08 | 1990-03-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116446U true JPH03116446U (ja) | 1991-12-03 |
Family
ID=31526599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2361690U Pending JPH03116446U (ja) | 1990-03-08 | 1990-03-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116446U (ja) |
-
1990
- 1990-03-08 JP JP2361690U patent/JPH03116446U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03116446U (ja) | ||
| JPS63107042U (ja) | ||
| JPS61164551U (ja) | ||
| JPH0452252U (ja) | ||
| JPH0181794U (ja) | ||
| JPH0420698U (ja) | ||
| JPH0335586U (ja) | ||
| JPS6088385U (ja) | 表示装置 | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS5845586U (ja) | 表示装置 | |
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JPH033058U (ja) | ||
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS6274290U (ja) | ||
| JPH0363246U (ja) | ||
| JPS59100337U (ja) | Ｄｍａ制御回路 | |
| JPH0325941U (ja) | ||
| JPH0166697U (ja) | ||
| JPH01100544U (ja) | ||
| JPS61137993U (ja) | ||
| JPH0363250U (ja) | ||
| JPH0250899U (ja) | ||
| JPH01115785U (ja) | ||
| JPH01173788U (ja) | ||
| JPS61163400U (ja) |