JPS63136688A - Electronic component - Google Patents
Electronic componentInfo
- Publication number
- JPS63136688A JPS63136688A JP61281740A JP28174086A JPS63136688A JP S63136688 A JPS63136688 A JP S63136688A JP 61281740 A JP61281740 A JP 61281740A JP 28174086 A JP28174086 A JP 28174086A JP S63136688 A JPS63136688 A JP S63136688A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- hole
- electronic component
- conductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子部品、特に、スルーホールを有する配線基
板に搭載部品を有する構造の電子部品に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic component, and particularly to an electronic component having a structure in which components are mounted on a wiring board having through holes.
配線基板の表裏面に搭載部品（電子部品）を搭載した構
造の電子部品にあっては、配ｗＡ基板の表裏面の導体層
は、スルーホールを形成する導体層によって電気的に接
続されている。たとえば、工業調査会発行「電子材料Ｊ
１９Ｂ６年５月号、昭和６１年５月１日発行、Ｐ１４
３〜Ｐ１４７には、配線基板の表裏面に搭載部品が搭載
された例が示されている。この文献では、搭載部品の一
方の電極は、前記スルーホール部分の導体層に電気的に
接続されている。In electronic components having a structure in which mounted components (electronic components) are mounted on the front and back surfaces of a wiring board, the conductor layers on the front and back surfaces of the distribution board are electrically connected by a conductor layer that forms a through hole. . For example, “Electronic Materials J.
May 19B6 issue, published May 1, 1986, P14
3 to P147 show an example in which components are mounted on the front and back surfaces of the wiring board. In this document, one electrode of the mounted component is electrically connected to the conductor layer of the through-hole portion.
搭載部品の一方の電極をスルーホールを構成する導体層
に半田を使用して接続する場合、その接続時、導体層表
面に付着している半田を加熱によって搭載部品の電極部
分に吸い上げさせることから、スルーホールの縁から搭
載部品の電極端を所定の間隔離して吸い上げるに充分な
半田を確保する必要がある。具体的には、第４図の搭載
断面図および第５図の平面図に示すように、表裏面にそ
れぞれ導体層１． ２を有する配線基板３は、部分的に
表裏面の導体層１．２を電気的に導通状態にするために
、配線基板３にスルーホール４を設けるとともに、この
スルーホール４の内壁も導体層５を被着させる構造とな
っている。そして、前記配線基板３の一面にチップコン
デンサ等の搭載部品６を搭載する場合は、前述のように
、充分な量の半田７によって確実に搭載部品６の一方の
電極８を導体層１に接続するため、スルーホール４の縁
から所定間隔（ａ）離れた位置に搭載部品６を固定して
いる。When connecting one electrode of a mounted component to a conductor layer that constitutes a through hole using solder, the solder adhering to the surface of the conductor layer is heated and absorbed into the electrode part of the mounted component during the connection. It is necessary to isolate the electrode end of the mounted component from the edge of the through-hole for a predetermined period of time to secure enough solder to suck it up. Specifically, as shown in the mounting cross-sectional view of FIG. 4 and the plan view of FIG. 5, conductor layers 1. In order to partially electrically connect the conductor layers 1 and 2 on the front and back surfaces, a through hole 4 is provided in the wiring board 3, and the inner wall of the through hole 4 is also connected to the conductor layer. 5 is attached. When mounting a mounted component 6 such as a chip capacitor on one surface of the wiring board 3, as described above, ensure that one electrode 8 of the mounted component 6 is connected to the conductor layer 1 with a sufficient amount of solder 7. Therefore, the mounting component 6 is fixed at a position a predetermined distance (a) away from the edge of the through hole 4.
しかし、このような実装構造では、一方の電極８を半田
７で確実に固定するため、スルーホール４の縁から所定
間隔（ａ）離す必要があり、所定間隔（ａ）の長さだけ
配線基板３が大型化してしまう。換言するならば、搭載
部品６の搭載のために、前記所定間隔（ａ）が必要であ
ることから、高密度集積化が妨げられる。However, in such a mounting structure, in order to securely fix one electrode 8 with the solder 7, it is necessary to separate it from the edge of the through hole 4 by a predetermined distance (a), and the wiring board must be separated by the length of the predetermined distance (a). 3 becomes larger. In other words, since the predetermined interval (a) is necessary for mounting the mounting components 6, high-density integration is hindered.
本発明の目的は高密度集積化が達成できる電子部品を提
供することにある。An object of the present invention is to provide an electronic component that can achieve high density integration.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明の電子部品は、表裏面の導体層をスル
ーホール部によって電気的に接続する構造の配線基板を
有するとともに、配線基板の一面に搭載される搭載部品
が重なる領域であって、かつ搭載のための接合領域から
外れた領域にスルーホールが配設されている。That is, the electronic component of the present invention has a wiring board having a structure in which conductor layers on the front and back sides are electrically connected by a through hole part, and an area where mounted components mounted on one surface of the wiring board overlap, and A through hole is provided in an area outside the joining area for mounting.
上記した手段によれば、本発明の電子部品は配線基板の
表裏面の導体層を電気的に接続するスルーホール部は、
搭載部品の接合に係わらない搭載部品の配線基板への重
なり領域に配設されているため、スルーホール用に特に
スペースを設けなくともよくなり、高密度集積化および
配線基板の小型化が達成できる。According to the above-mentioned means, in the electronic component of the present invention, the through-hole portion that electrically connects the conductor layers on the front and back surfaces of the wiring board is
Since it is placed in the area where the mounted components overlap the wiring board, regardless of the bonding of the mounted components, there is no need to provide special space for through holes, allowing for high-density integration and miniaturization of the wiring board. .
以下図面を参照して本発明の一実施例について説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例による電子部品の要部を示す
断面図、第２図は同じく平面図、第３図は同じく電子部
品の分解斜視図である。FIG. 1 is a sectional view showing a main part of an electronic component according to an embodiment of the present invention, FIG. 2 is a plan view, and FIG. 3 is an exploded perspective view of the electronic component.
この実施例では、本発明をパワーＭＯＳモジュールに適
用した例について説明する。パワーＭＯＳモジュールは
、第３図の分解斜視図で示されるような構造となってい
る。この図はパワーＭＯＳモジュールの概要を示すもの
である。パワーＭＯＳモジュールは、熱をパッケージ外
部に効率的に放散する必要があることから、同図に示さ
れるように、銅からなるヘッダ１０上に組み立てられて
いる。このヘッダ１０は細長の矩形体からなるとともに
、その両端中央にはＵ字状の固定ネジ取付溝１１が設け
られている。また、前記へラダ１０の主面にはへラダ１
０よりも短い配線基板３が図示しない半田によって固定
される構造となっている。この配線基板３は、後述する
ように、同図では図示はしないがその表裏面にそれぞれ
導体層を存するとともに、配線基板３を表裏に亘って貫
くスルーホールが設けられている。そして、このスルー
ホールを構成する導体層は、配線基板３の表裏の所望の
導体層を電気的に接続する構造となっている。また、前
記配線基板３の主面にはパワーＭＯＳ Ｆ ＥＴチップ
１２やチップコンデンサ１３等の搭載部品６が搭載され
ている。また、前記配線基板３の一例縁には、リード１
４の一端が固定されている。さらに、前記配線基板３の
主要部は矩形箱型のキャップ１５で気密的に塞がれる。In this embodiment, an example in which the present invention is applied to a power MOS module will be described. The power MOS module has a structure as shown in the exploded perspective view of FIG. This figure shows an overview of a power MOS module. Since the power MOS module needs to efficiently dissipate heat outside the package, it is assembled on a header 10 made of copper, as shown in the figure. This header 10 is formed of an elongated rectangular body, and U-shaped fixing screw mounting grooves 11 are provided at the center of both ends thereof. In addition, a spade 1 is provided on the main surface of the spade 10.
The structure is such that the wiring board 3, which is shorter than 0, is fixed by solder (not shown). As will be described later, this wiring board 3 has conductor layers on its front and back surfaces, respectively, although not shown in the figure, and is provided with through holes passing through the wiring board 3 from both sides. The conductor layer constituting this through hole has a structure that electrically connects desired conductor layers on the front and back sides of the wiring board 3. Further, on the main surface of the wiring board 3, mounted components 6 such as a power MOS FET chip 12 and a chip capacitor 13 are mounted. Furthermore, a lead 1 is provided on one edge of the wiring board 3.
One end of 4 is fixed. Further, the main portion of the wiring board 3 is hermetically closed with a rectangular box-shaped cap 15.
この結果、配線基板３や搭載部品６等は、ヘッダ１０と
キャンプ１５によって構成されるパッケージによって気
密的に封止される。なお、前記キャップＩ５の一側に設
けられた切欠部１６から突出するり−ド１４は、外部端
子を構成する。As a result, the wiring board 3, the mounted components 6, etc. are hermetically sealed by the package constituted by the header 10 and the camp 15. Note that the wire 14 protruding from the notch 16 provided on one side of the cap I5 constitutes an external terminal.
一方、このパワーＭＯＳモジュールでは、前記ヘッダＩ
Ｏと配線基板３をアースする必要がある。On the other hand, in this power MOS module, the header I
It is necessary to ground O and the wiring board 3.
このため、第１図および第２図に示すように、搭載部品
６であるチップコンデンサ１３の電極８の一方の電極８
は、配線基板３の主面上に延在する導体層１に半田７に
よって接続されるが、他方の電極はスルーホール４を構
成する導体層５に連なる配線基板３の主面に延在する導
体層１に、半田７を介して電気的に接続される構造とな
っている。Therefore, as shown in FIGS. 1 and 2, one of the electrodes 8 of the chip capacitor 13, which is the mounted component 6,
is connected to the conductor layer 1 extending on the main surface of the wiring board 3 by solder 7, while the other electrode extends on the main surface of the wiring board 3 connected to the conductor layer 5 constituting the through hole 4. It has a structure in which it is electrically connected to the conductor layer 1 via solder 7.
また、このスルーホール４は、チップコンデンサ１３が
重ねられる領域、すなわち、チップコンデンサ１３の真
下に位置するように設けられている。Further, the through hole 4 is provided in a region where the chip capacitor 13 is overlapped, that is, located directly below the chip capacitor 13.
このスルーホール４はチップコンデンサ１３の電極８に
対応させると、電極８とスルーホール４を構成する導体
層５を含む配線基板３上の導体層ｌとの接合面積が少な
くなることから、チップコンデンサ１３の搭載のための
接合領域から外すことが望ましい。また、配線基板３の
裏面は半田１７によってヘッダ１０に電気的に接続され
ている。If this through hole 4 is made to correspond to the electrode 8 of the chip capacitor 13, the bonding area between the electrode 8 and the conductor layer l on the wiring board 3 including the conductor layer 5 constituting the through hole 4 will be reduced. 13 from the joint area for mounting. Further, the back surface of the wiring board 3 is electrically connected to the header 10 by solder 17.
このような実施例によれば、つぎのような効果が得られ
る。According to such an embodiment, the following effects can be obtained.
（１）本発明のパワーＭＯＳモジュールは、搭載部品の
重なる領域にスルーホールが配設されていることから、
搭載部品の搭載を確実にするために、搭載部品の 電極
とスルーホールとの間隔を設ける必要もないことから、
高密度集積化が達成できるという効果が得られる。搭載
密度向上は約３０％にも及んだ。(1) Since the power MOS module of the present invention has through holes arranged in the area where the mounted components overlap,
There is no need to provide a gap between the electrode of the mounted component and the through hole in order to ensure the mounting of the mounted component.
The effect is that high-density integration can be achieved. The loading density has increased by approximately 30%.
（２）上記（１）により、本発明によれば、搭載部品を
固定するようにするため、スルーホールを有する導体層
の占有面積を広くするようなことはなくなり、配線基板
の小型化が達成できるという効果が得られる。(2) According to the above (1), according to the present invention, since the mounted components are fixed, there is no need to increase the area occupied by the conductor layer having through holes, and the size of the wiring board can be reduced. You can get the effect that you can.
（３）上記（１）により、本発明によれば、配線基板の
小型化によってパワーＭＯＳモジュールの小型化も達成
できるという効果が得られる。(3) According to the above (1), according to the present invention, it is possible to achieve the effect that the power MOS module can also be miniaturized by miniaturizing the wiring board.
（４）上記（１）〜（３）により、本発明によれば、ス
ルーホールは搭載部品の 重なる領域に設けられること
から、配線基板の小型化が達成できるとともに、高密度
実装化が可能となり、パワーＭＯＳモジュールの小型化
も達成されるという相乗効果が得られる。(4) According to the above (1) to (3), according to the present invention, the through holes are provided in the area where the mounted components overlap, so it is possible to achieve miniaturization of the wiring board and also enable high-density packaging. A synergistic effect is obtained in that the size of the power MOS module is also achieved.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるパワーＭＯＳモジュ
ールの搭載部品搭載技術に適用した場合について説明し
たが、それに限定されるものではない。In the above description, the invention made by the present inventor has been mainly applied to the technology for mounting components in a power MOS module, which is the background field of application of the invention, but the invention is not limited thereto.
本発明は少なくともスルーホールを有する配線基板を組
み込んだ電子部品には適用できる。The present invention can be applied to electronic components incorporating at least a wiring board having through holes.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
本発明の電子部品は配線基板の表裏面の導体層を電気的
に接続するスルーホール部は、搭載部品の接合に係わら
ない搭載部品の配線基板への重なり２領域に配設されて
いるため、スルーボール用に特にスペースを設けなくと
もよくなり、高密度集積化および配線基板の小型化が達
成できる。In the electronic component of the present invention, the through-hole portion that electrically connects the conductor layers on the front and back surfaces of the wiring board is arranged in two areas where the mounted component overlaps the wiring board, regardless of the bonding of the mounted component. There is no need to provide a special space for the through ball, and high-density integration and miniaturization of the wiring board can be achieved.
第１図は本発明の一実施例による電子部品の要部を示す
断面図、
第２図は同じく平面図、
第３図は同じく電子部品の分解斜視図、第４図は従来の
電子部品の要部を示す断面図、第５図は同じく平面図で
ある。
１、 ２・・１導体層、３・・・配線基板、４・・・ス
ルーホール、５・・・導体層、６・・・搭載部品、７・
・・半田、８・・・電極、１ｏ・・・ヘッダ、１１・・
・固定ネジ取付溝、１２・・・パワーＭＯＳ Ｆ ＥＴ
チップ、１３・・・チップコンデンサ、１４・・・リー
ド、１５・・・キャップ、１６・・・切欠部、１７・・
・半田。
、−＼、
代理人 弁理士 小川勝馬ｆ ゛）
第 １ 図
第 ２ 図
／Ｕ−へ、・ノア“′
第 ３ｖ！ＪFIG. 1 is a sectional view showing the main parts of an electronic component according to an embodiment of the present invention, FIG. 2 is a plan view, FIG. 3 is an exploded perspective view of the electronic component, and FIG. 4 is a conventional electronic component. The sectional view showing the main parts and FIG. 5 are also plan views. 1, 2...1 conductor layer, 3...wiring board, 4...through hole, 5...conductor layer, 6...mounted component, 7...
...Solder, 8...Electrode, 1o...Header, 11...
・Fixing screw mounting groove, 12...Power MOS FET
Chip, 13... Chip capacitor, 14... Lead, 15... Cap, 16... Notch, 17...
·solder. , -＼, Agent Patent Attorney Katsuma Ogawa f ゛) Figure 1 Figure 2 Figure 2/U-, Noah "' 3rd v!J
Claims (1)
搭載される搭載部品と、を有する電子部品であって、前
記搭載部品が重なる配線基板領域にスルーホールが設け
られていることを特徴とする電子部品。 ２、前記搭載部品の一方の電極は前記スルーホールを形
成する導体層に電気的に接続されかつ他の電極は前記ス
ルーホールを形成する導体層とは電気的に独立している
ことを特徴とする特許請求の範囲第１項記載の電子部品
。[Claims] 1. An electronic component having a wiring board having a through hole and a mounting component mounted on the wiring board, wherein the through hole is provided in a region of the wiring board where the mounting component overlaps. An electronic component characterized by: 2. One electrode of the mounted component is electrically connected to the conductor layer forming the through hole, and the other electrode is electrically independent from the conductor layer forming the through hole. An electronic component according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281740A JPS63136688A (en) | 1986-11-28 | 1986-11-28 | Electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281740A JPS63136688A (en) | 1986-11-28 | 1986-11-28 | Electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136688A true JPS63136688A (en) | 1988-06-08 |
Family
ID=17643321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61281740A Pending JPS63136688A (en) | 1986-11-28 | 1986-11-28 | Electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136688A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125364U (en) * | 1989-03-27 | 1990-10-16 |
-
1986
- 1986-11-28 JP JP61281740A patent/JPS63136688A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125364U (en) * | 1989-03-27 | 1990-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2636777B2 (en) | Semiconductor module for microprocessor | |
| JPH0383368A (en) | Semiconductor device | |
| US5387814A (en) | Integrated circuit with supports for mounting an electrical component | |
| JP2000058741A (en) | Hybrid module | |
| JPS63136688A (en) | Electronic component | |
| JP3164182B2 (en) | Composite electronic components | |
| JP2680110B2 (en) | Package for semiconductor device having heat radiator | |
| JP3205305B2 (en) | Semiconductor device | |
| JP3410041B2 (en) | Hybrid module | |
| JP3555304B2 (en) | Electronic equipment | |
| JPH0513963A (en) | Electronic component mounting board | |
| JPS59110146A (en) | Outer lead terminal of package type module | |
| KR0156513B1 (en) | Semiconductor package | |
| JP3372169B2 (en) | Semiconductor package | |
| JP2806774B2 (en) | Semiconductor device | |
| JP2002141433A (en) | Semiconductor device | |
| JPS62232999A (en) | Module | |
| JP2002184890A (en) | Surface mounting semiconductor device | |
| JP2944588B2 (en) | Semiconductor device and lead frame for semiconductor device | |
| KR0145079B1 (en) | Semiconductor device packages and integrated circuit packages with outwardly arced die cavities | |
| JPH0758253A (en) | Ic package structure | |
| JPS5844636Y2 (en) | Hybrid integrated circuit device | |
| JP2570889B2 (en) | LSI case | |
| JP2022027523A (en) | Lead type piezoelectric oscillator | |
| JPH03276649A (en) | Electronic device |