JPH03276649A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JPH03276649A JPH03276649A JP2077334A JP7733490A JPH03276649A JP H03276649 A JPH03276649 A JP H03276649A JP 2077334 A JP2077334 A JP 2077334A JP 7733490 A JP7733490 A JP 7733490A JP H03276649 A JPH03276649 A JP H03276649A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- wiring board
- groove
- bonding material
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000013022 venting Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置、特に、パワートランジスタパワーモ
ジュール、ハイブリ・ント用Ｃ等の半導体装置に適用し
て有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technique that is effective when applied to electronic devices, particularly semiconductor devices such as power transistor power modules and hybrid Cs.
パワートランジスタやパワーモジエール等の高出力半導
体装置は、その動作時高い熱を発生するため、安定した
動作を維持するためには、発生した熱をパッケージ外部
に効率良く放散する必要がある。特開昭６１−６４１４
４号公報には、トランジスタモジュールが開示されてい
る。この文献で開示されたトランジスタモジュールは、
放熱板の上面に半田等によって絶縁基板を固定するとと
もに、この絶縁基板上にコレクタ電極、エミッタ電極、
ベース電極が接着されている。これらコレクタ電極、エ
ミッタ電極、ベース電極は、所定個所で上方に折り曲げ
られてそれぞれ上端は外部端子となっている。また、前
記絶縁基板に重なるコレクタ電極上にトランジスタチッ
プが接着されるとともに、このトランジスタチップの上
面の電極バンドと前記エミッタ電極お↓びベース電極は
アルミ線で接続されている。また、前記放熱板の上面側
には、上部が開口した合成樹脂成形品からなる外装容器
が取り付けられている。そして、この外装容器の上部は
ゲル状封止樹脂や硬化封止樹脂で封止されている。前記
コレクタ電極、エミッタ電極、ベース電極の外部端子は
、前記封止体から外部に突出している。High-power semiconductor devices such as power transistors and power modules generate a high amount of heat during operation, so in order to maintain stable operation, it is necessary to efficiently dissipate the generated heat to the outside of the package. Japanese Patent Publication No. 61-6414
No. 4 discloses a transistor module. The transistor module disclosed in this document is
An insulating substrate is fixed to the top surface of the heat sink by soldering, etc., and a collector electrode, an emitter electrode,
Base electrode is glued. These collector electrodes, emitter electrodes, and base electrodes are bent upward at predetermined locations, and their upper ends serve as external terminals. Further, a transistor chip is bonded onto the collector electrode overlapping the insulating substrate, and the electrode band on the upper surface of the transistor chip and the emitter electrode and base electrode are connected with an aluminum wire. Furthermore, an outer container made of a synthetic resin molded product with an open top is attached to the upper surface side of the heat sink. The upper part of this outer container is sealed with a gel-like sealing resin or a hardened sealing resin. External terminals of the collector electrode, emitter electrode, and base electrode protrude outside from the sealing body.
半導体装置は温度依存性があるため、パワートランジス
タ等のパワー系では、半導体チップで発熱した熱を効率
的にパッケージ外に放熱し、安定した動作をさせる必要
がある。パワー系では、半導体チップでの発熱量が多い
ため、一般に半導体チップは半導体チップよりも面積の
大きい熱伝導性の高い金属板（ヒートシンク）に固定さ
れ、かつこのヒートシンクをセラミック板等からなる配
線基板に固定している。また、このヒートシンクと配線
基板との接合は、熱歪みの抑止のために半田が使用され
ることが多い。Since semiconductor devices are temperature dependent, in power systems such as power transistors, it is necessary to efficiently dissipate the heat generated by the semiconductor chip to the outside of the package to ensure stable operation. In power systems, semiconductor chips generate a large amount of heat, so semiconductor chips are generally fixed to a highly thermally conductive metal plate (heat sink) that has a larger area than the semiconductor chip, and this heat sink is attached to a wiring board made of a ceramic plate or the like. It is fixed at Further, solder is often used to bond the heat sink and the wiring board to prevent thermal distortion.
しかし、従来のこの種半導体装置では、放熱性に問題の
あるものが発生する。この点について検討したところ、
以下の事実が本発明者によってあきらかにされた。すな
わち、半導体チップを上面（主面）に固定するヒートシ
ンクは、放熱面積を広くすることから、半導体チップよ
りも充分大きな寸法となっている。このような面積の広
いヒートシンクを配線基板に半田を用いて接合した場合
、配線基板とヒートシンクとの間に存在していた空気が
接合面が広いことから抜は難くなり、半田層の内部に気
泡（ボイド）が発生してしまうことがある。このボイド
は熱抵抗領域として作用するため、半導体装置の安定動
作に支障を来してしまうことがある。However, some conventional semiconductor devices of this type have problems with heat dissipation. After considering this point,
The following facts were made clear by the inventor. That is, the heat sink that fixes the semiconductor chip to the upper surface (principal surface) has a size sufficiently larger than the semiconductor chip in order to increase the heat dissipation area. When a heat sink with such a large area is bonded to a wiring board using solder, the air that existed between the wiring board and heat sink becomes difficult to remove due to the wide bonding surface, and air bubbles may form inside the solder layer. (void) may occur. Since this void acts as a thermal resistance region, it may impede the stable operation of the semiconductor device.
本発明の目的は、半導体チップ等の電子部品を搭載した
第１の支持体と、第２の支持体とを接合する接合材中に
ボイドが発生し難い構造の電子装置を提供することにあ
る。An object of the present invention is to provide an electronic device having a structure in which voids are unlikely to occur in a bonding material used to bond a first support on which electronic components such as semiconductor chips are mounted and a second support. .
本発明の他の目的は、信転性の高い電子装置を提供する
ことにある。Another object of the present invention is to provide an electronic device with high reliability.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明の半導体装置は、セラミック配線基板
（第２の支持体）の主面に半田を介して固定されたヒー
トシンク（第１の支持体）上に半導体チップが固定され
た構造となっているが、前記ヒートシンクの配線基板に
対する接合面には、接合面の中央部近傍から周縁に亘っ
て四方向にそれぞれ延在しかつ周縁に向かうに連れて徐
々に溝底が深くなる気体抜き用の溝が設けられている。That is, the semiconductor device of the present invention has a structure in which a semiconductor chip is fixed on a heat sink (first support) that is fixed to the main surface of a ceramic wiring board (second support) via solder. However, on the bonding surface of the heat sink to the wiring board, there is a gas vent groove that extends in each of the four directions from near the center of the bonding surface to the periphery and gradually becomes deeper toward the periphery. A groove is provided.
上記した手段によれば、本発明の半導体装置にあっては
、配線基板の上面に半田を介して接合されるヒートシン
クの接合面に、気体抜き用の溝が設けられていることか
ら、半田でヒートシンクを配線基板に固定する際、配線
基板とヒートシンクとの間に存在する気体は天井が外側
に向かって徐々に高くなる気体抜き用の溝に沿って移動
し易くなることから、半田層中にボイドが発生し難くな
る。According to the above-mentioned means, in the semiconductor device of the present invention, the bonding surface of the heat sink that is bonded to the upper surface of the wiring board via solder is provided with a gas vent groove. When fixing the heat sink to the wiring board, the gas that exists between the wiring board and the heat sink tends to move along the gas vent groove where the ceiling gradually rises toward the outside. Voids are less likely to occur.
〔実施例］
以下図面を参照して本発明の一実施例について説明する
。[Example] An example of the present invention will be described below with reference to the drawings.
第１図は本発明の要部である半導体チップの搭載状態を
示す模式的断面図、第２図は同しくヒートシンクの底面
を示す斜視図、第３図は本発明の電子部品の外観を示す
斜視図、第４図は同じく電子部品の分解斜視図である。FIG. 1 is a schematic cross-sectional view showing the mounting state of a semiconductor chip, which is the main part of the present invention, FIG. 2 is a perspective view showing the bottom of the heat sink, and FIG. 3 is an external view of the electronic component of the present invention. The perspective view and FIG. 4 are similarly exploded perspective views of electronic components.
この実施例では、パワーモジュールに本発明を摘要した
例について説明する。パワーモジュール１は、第３図に
示されるように、外観的には、熱伝導性の良好な金属板
からなるヘッダ２と、このヘッダ２の主面を被うパッケ
ージ３と、このパッケージ３の一側の切欠部６からそれ
ぞれ平行に延在する４本のり一部４とからなっている。In this embodiment, an example in which the present invention is applied to a power module will be described. As shown in FIG. 3, the power module 1 externally consists of a header 2 made of a metal plate with good thermal conductivity, a package 3 that covers the main surface of the header 2, and a package 3 that covers the main surface of the header 2. It consists of four pieces 4 each extending in parallel from a notch 6 on one side.
また、前記へラダ２の両端は前記パッケージ３から突出
し、その先端部分には切り込んだ取付溝５が設けられて
いる。この取付溝５は、パワーモジュール１を実装する
際利用される。Further, both ends of the spatula 2 protrude from the package 3, and a mounting groove 5 is provided at the tip thereof. This mounting groove 5 is used when mounting the power module 1.
前記へラダ２は、第４図の分解斜視図で示されるように
、両端に取付溝５を有する細長い矩形体となっている。As shown in the exploded perspective view of FIG. 4, the spatula 2 is an elongated rectangular body having mounting grooves 5 at both ends.
このヘッダ２は放熱性を考慮して熱伝導率の高い金属、
たとえば銅板で形成されているとともに、図示はしない
が表面にニッケルメッキ等が施されている。このような
ヘッダ２の主面（上面）には、ヘッダ２よりもわずかに
幅が狭くかつ長さが短い配線基板（第２の支持体）７が
、第１図に示されるように、半田等の接合材９を介して
固定されている。この配線基板７は、たとえばセラミッ
ク板で形成され、所望部分に導体層および導体が設けら
れ、所望の回路構成を有するようになっている。そして
、この配線基板７の主面側には、図示しない抵抗やコン
デンサー等の受動部品（電子部品）やパワートランジス
タチップ等の能動部品である半導体チップが搭載される
。また、この配線基板７の一例の図示しないバンドには
り一部４の内端が機械的かつ電気的に接続される。This header 2 is made of metal with high thermal conductivity in consideration of heat dissipation.
For example, it is made of a copper plate, and its surface is plated with nickel (not shown). As shown in FIG. 1, a wiring board (second support) 7, which is slightly narrower in width and shorter in length than the header 2, is soldered onto the main surface (upper surface) of the header 2. It is fixed via a bonding material 9 such as. This wiring board 7 is formed of, for example, a ceramic plate, and is provided with conductor layers and conductors at desired portions to have a desired circuit configuration. On the main surface side of the wiring board 7, passive components (electronic components) such as resistors and capacitors (not shown) and semiconductor chips, which are active components such as power transistor chips, are mounted. Further, the inner end of the beam portion 4 is mechanically and electrically connected to a band (not shown) of this wiring board 7 .
この実施例では、配線層や受動部品等は図中省略し、半
導体チップ１０のみを示すが、半導体チップ１０は直接
配線基板７の主面に固定されずに、第４図に示されるよ
うに、熱伝導率の高い銅等からなるヒートシンク（第１
の支持体）１１を介して固定される。すなわち、前記配
線基板７の主面の所定領域には、第１図に示されるよう
に、導体層からなるヒートシンク固定パッド１５が設け
られ、これらヒートシンク固定パッド１５上に、半田か
らなる接合材１６を介してヒートシンク１１が固定され
る。このヒートシンク１１上には、半田からなる接合材
１７を介してパワートランジスタチップ等からなる半導
体チップ１０が固定される。前記半導体チップ１０は、
シリコン基板１９からなり、主面の一部にベース領域２
０を有し、かつこのベース領域２０の一部表層部にエミ
・ツタ領域２１を有する構造となっている。前記シリコ
ン基板１９はコレクタとなり、前記接合材１７゜ヒート
シンク１１．接合材１６およびヒートシンク固定パッド
１５を介して、配線基板７上の所望の導体層に電気的に
繋がる。また、前記ベース領域２０およびエミッタ領域
２１は、図示しないワイヤを介して配線基板７の所望導
体層に電気的に接続される。In this embodiment, wiring layers, passive components, etc. are omitted from the drawings, and only the semiconductor chip 10 is shown. However, the semiconductor chip 10 is not directly fixed to the main surface of the wiring board 7, but as shown in FIG. , a heat sink made of copper etc. with high thermal conductivity (first
(support body) 11. That is, as shown in FIG. 1, heat sink fixing pads 15 made of a conductor layer are provided in a predetermined area of the main surface of the wiring board 7, and a bonding material 16 made of solder is placed on these heat sink fixing pads 15. The heat sink 11 is fixed via. A semiconductor chip 10 made of a power transistor chip or the like is fixed onto this heat sink 11 via a bonding material 17 made of solder. The semiconductor chip 10 includes:
Consisting of a silicon substrate 19, a base region 2 is formed on a part of the main surface.
0, and has a structure in which a part of the surface layer of this base region 20 has an emitter/vine region 21. The silicon substrate 19 becomes a collector, and the bonding material 17° heat sink 11. It is electrically connected to a desired conductor layer on the wiring board 7 via the bonding material 16 and the heat sink fixing pad 15 . Further, the base region 20 and emitter region 21 are electrically connected to a desired conductor layer of the wiring board 7 via a wire (not shown).
ところで、これが本発明の特徴の一つであるが、半導体
チップｌＯを支持する第１の支持体となるヒートシンク
１１の下面、すなわち第２の支持体となる配線基板７に
対面する接合面２５には、第２図に示されるように、気
体抜き用の溝２６が設けられている。この溝２６は、前
記接合面２５の中央を除き、その近傍から４方向に延在
し、その先端を四角形の各辺の略中夫に臨ませている。By the way, this is one of the features of the present invention. As shown in FIG. 2, a gas venting groove 26 is provided. This groove 26 extends in four directions from the vicinity of the joint surface 25 except for the center thereof, and has its tip facing approximately the center core of each side of the rectangle.
これら溝２６は、たとえば、プレスによって形成され、
接合面２５の中央部近傍に位置する内端２７からヒート
シンク１１の端の外端２８に向かうにつれて溝底が徐々
に深くなるテーパ面となっている。また、溝２６の内端
２７では、接合面２５と溝２６との境は、折り曲がり状
態となり、空気が溜まり易くなる段差は生じないように
形成されている。なお、ヒートシンク１１を構成する銅
に比較して半田の熱伝導率は小さい、このため、前記ヒ
ートシンク１１の中央部分にも溝を設けると、この溝の
部分にも半田が入り込み、この部分の半田が熱抵抗とし
て作用する。したがって、前記半導体チップ１０がパワ
ー系である場合は、第２図に示されるように、前記接合
面２５の中央部分には、気体抜き用の溝２６は設けない
のが望ましい。These grooves 26 are formed, for example, by pressing,
The groove bottom is a tapered surface that gradually becomes deeper from the inner end 27 located near the center of the joint surface 25 toward the outer end 28 of the heat sink 11 . In addition, at the inner end 27 of the groove 26, the boundary between the joint surface 25 and the groove 26 is bent, and is formed so as not to create a step where air tends to accumulate. Note that the thermal conductivity of solder is lower than that of copper constituting the heat sink 11. Therefore, if a groove is also provided in the center of the heat sink 11, the solder will also enter the groove, and the solder in this area will acts as thermal resistance. Therefore, when the semiconductor chip 10 is a power system, it is preferable not to provide a gas vent groove 26 in the center of the bonding surface 25, as shown in FIG.
また、この第１の支持体１１の表面には半田の漏れ性を
高めるため、錫、銀、ニッケル等のメンキが施されてい
る。Further, the surface of the first support 11 is coated with tin, silver, nickel, or the like to improve solder leakage.
このようなヒートシンク１１を用いることにより、第２
の支持体である配ｖＡ基板７の主面に第１の支持体であ
るヒートシンク１１を半田からなる接合材１６を介して
接合する際、配線基板７とヒートシンク１１との間に存
在する気体（空気）にとっては、前記溝２６によって構
成される空間が気体抜き用の路となる。また、前記路の
天井は前記溝２６の溝底で形成されるため、気体抜き用
の路の天井は外方に向かうにつれて徐々に高くなるため
、配線基板７のヒートシンク固定バッド１５とヒートシ
ンク１１間に存在する空気は、この路を通って外部に排
出される。この結果、配線基板７とヒートシンク１１を
接合する接合材１６内には気泡（ボイド）が発生し難く
なり、熱抵抗の低減が達成できる。By using such a heat sink 11, the second
When bonding the heat sink 11, which is the first support, to the main surface of the wiring board 7, which is the support for the wiring board 7, through the bonding material 16 made of solder, the gas ( For air), the space formed by the groove 26 serves as a gas removal path. Further, since the ceiling of the path is formed by the groove bottom of the groove 26, the ceiling of the gas vent path becomes gradually higher toward the outside, so that the gap between the heat sink fixing pad 15 of the wiring board 7 and the heat sink 11 is increased. The air present in the chamber is discharged to the outside through this path. As a result, bubbles (voids) are less likely to occur in the bonding material 16 that bonds the wiring board 7 and the heat sink 11, and a reduction in thermal resistance can be achieved.
このような実施例による本発明によれば、つぎのような
効果が得られる。According to the present invention based on such an embodiment, the following effects can be obtained.
（１）本発明の半導体装置は、半導体チップを支持する
ヒートシンクの配線基板に対面する接合面に、気体抜き
用の溝が設けられていることから、配線基板上に半田を
介してヒートシンクを固定する際、配線基板とヒートシ
ンク間に存在する空気はこの気体抜き用の溝が空気抜は
路となるため、より一層抜は易くなり、配線基板を接合
する接合材内にボイドが発生し難くなるという効果が得
られる。(1) In the semiconductor device of the present invention, a gas vent groove is provided on the bonding surface facing the wiring board of the heat sink supporting the semiconductor chip, so that the heat sink is fixed on the wiring board via solder. When doing so, the air that exists between the wiring board and the heat sink becomes easier to evacuate because this gas venting groove serves as a path for air venting, making it difficult for voids to occur in the bonding material that joins the wiring board. This effect can be obtained.
（２）上記（１）により、本発明の半導体装置は、半導
体チップを支持するヒートシンクと、このヒートシンク
を支持する配線基板との間の接合材内にボイドが存在し
ないため、熱抵抗が低くなり、半導体装１は安定して動
作するという効果が得られる。(2) According to (1) above, the semiconductor device of the present invention has low thermal resistance because no voids exist in the bonding material between the heat sink that supports the semiconductor chip and the wiring board that supports the heat sink. , it is possible to obtain the effect that the semiconductor device 1 operates stably.
（３）本発明の半導体装置は、半導体チップを支持する
ヒートシンクの配線基板に対面する接合面にテーパ状の
気体抜き用の溝が設けられているが、これらの溝は部分
的であることから、前記ヒートシンクと配線基板を接合
材で接合する際、両者は相互に平坦面を介して対峙する
ため、ヒートシンクが傾斜して固定されるようなことが
抑止できるという効果が得られる。(3) In the semiconductor device of the present invention, tapered gas vent grooves are provided on the bonding surface facing the wiring board of the heat sink that supports the semiconductor chip, but since these grooves are only partial, When the heat sink and the wiring board are bonded using a bonding material, since they face each other via a flat surface, it is possible to prevent the heat sink from being fixed at an angle.
（４）上記（１）〜（３）により、本発明によれば、半
田接合部分に気泡のない熱特性の安定した半導体装置を
提供することができるという相乗効果が得られる。(4) According to the above (1) to (3), according to the present invention, a synergistic effect can be obtained in that a semiconductor device having stable thermal characteristics without bubbles in the solder joint portion can be provided.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記実施例で
は、ヒートシンクの接合面に４方向にそれぞれ空気抜き
用の溝を設けたが、さらに多くあるいは少なく設けても
前記実施例同様な効果が得られる。また、空気抜き用の
溝の形状も前記実施例に限定されるものではなく他の形
状でも良い。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, in the embodiment described above, air vent grooves were provided in each of the four directions on the bonding surface of the heat sink, but even if more or fewer grooves are provided, the same effect as in the embodiment described above can be obtained. Further, the shape of the air vent groove is not limited to the above embodiment, and may have other shapes.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるパワーモジュールに
適用した場合について説明したが、それに限定されるも
のではなく、単体の半導体装置あるいは半導体チップ以
外の電子部品を固定した第１の支持体を半田を介して第
２の支持体に固定させる電子装置にも通用できる。In the above explanation, the invention made by the present inventor was mainly applied to power modules, which is the background field of application. The present invention can also be applied to electronic devices in which a first support to which electronic components are fixed is fixed to a second support through solder.
本発明は少なくとも比較的広い面積を有する物品（第１
の支持体）を、他の物品（第２の支持体）にボイドを発
生させることなく接合させる技術には適用できる。The present invention provides an article having at least a relatively large area (first
The present invention can be applied to a technique for joining a second support (a second support) to another article (a second support) without creating voids.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
本発明の電子装置は、半導体デツプを搭載するヒートシ
ンクの接合面に気体抜き用の溝を設け、配線基板上に接
合材を介してヒートシンクを固定する際、前記気体抜き
用の溝を利用して配線基板とヒートシンク間にボイドが
発生し難くしであることから、放熱特性の良好な信転性
の高い半導体装置を提供することができる。In the electronic device of the present invention, a gas vent groove is provided on the bonding surface of a heat sink on which a semiconductor chip is mounted, and when the heat sink is fixed onto a wiring board via a bonding material, the gas vent groove is used. Since voids are less likely to occur between the wiring board and the heat sink, it is possible to provide a semiconductor device with good heat dissipation characteristics and high reliability.
第１図は本発明の要部である半導体チップの搭載状態を
示す模式的断面図、
第２図は同じくヒートシンクの底面を示す斜視図、
第３図は本発明の電子部品の外観を示す斜視図、第４図
は同じく電子部品の分解斜視図である。
１・・・パワーモジュール、２・・・ヘッダ、３・・・
バ。
ケージ、４・・・リード、５・・・取付溝、６・・・切
欠部、７・・・配線基板（第２の支持体）、９・・・接
合材、１０・・・半導体チップ、１１・・・ヒートシン
ク（第１の支持体）、１５・・・ヒートシンク固定パッ
ド、１６１７・・・接合材、１９・・・シリコン基板、
２０・・・ベース領域、２１・・・エミッタ領域、２５
・・・接合面、２６・・・気体抜き用の溝、２７・・・
内端、２８・・・外端。Fig. 1 is a schematic cross-sectional view showing the mounting state of a semiconductor chip, which is the main part of the present invention, Fig. 2 is a perspective view showing the bottom of the heat sink, and Fig. 3 is a perspective view showing the external appearance of the electronic component of the present invention. FIG. 4 is an exploded perspective view of the electronic component. 1...Power module, 2...Header, 3...
Ba. Cage, 4... Lead, 5... Mounting groove, 6... Notch, 7... Wiring board (second support), 9... Bonding material, 10... Semiconductor chip, DESCRIPTION OF SYMBOLS 11... Heat sink (first support body), 15... Heat sink fixing pad, 1617... Bonding material, 19... Silicon substrate,
20...Base region, 21...Emitter region, 25
...Joint surface, 26...Groove for gas removal, 27...
Inner end, 28...outer end.
Claims (1)
の支持体と、前記第１の支持体の主面に固定された電子
部品とを有する電子装置であって、前記第２の支持体に
対面する第１の支持体の接合面には少なくとも一端が周
縁に到達する溝が設けられていることを特徴とする電子
装置。 ２、前記溝は前記接合面の中央部近傍から周縁に亘って
少なくとも１本設けられかつ溝底は周縁に向かうに連れ
て徐々に深くなっていることを特徴とする特許請求の範
囲第１項記載の電子装置。 ３、前記電子部品は半導体チップとなるとともに、この
半導体チップは熱伝導性の良いヒートシンクの上面に固
定され、かつ前記ヒートシンクの下面の溝を有する接合
面は配線基板に半田を介して固定されていることを特徴
とする特許請求の範囲第１項記載の電子装置。[Claims] 1. A second support member having a first support member fixed to the main surface via a bonding material.
and an electronic component fixed to the main surface of the first support, the first support having at least one end on the joint surface facing the second support. An electronic device characterized in that a groove is provided in which the groove reaches the periphery. 2. At least one groove is provided from near the center of the joint surface to the periphery, and the groove bottom gradually becomes deeper toward the periphery. The electronic device described. 3. The electronic component becomes a semiconductor chip, and the semiconductor chip is fixed to the upper surface of a heat sink having good thermal conductivity, and the bonding surface having the groove on the lower surface of the heat sink is fixed to the wiring board via solder. An electronic device according to claim 1, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077334A JPH03276649A (en) | 1990-03-26 | 1990-03-26 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077334A JPH03276649A (en) | 1990-03-26 | 1990-03-26 | Electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03276649A true JPH03276649A (en) | 1991-12-06 |
Family
ID=13631028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2077334A Pending JPH03276649A (en) | 1990-03-26 | 1990-03-26 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03276649A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015050366A (en) * | 2013-09-03 | 2015-03-16 | ウシオ電機株式会社 | Semiconductor laser device |
| JP2017063185A (en) * | 2015-09-25 | 2017-03-30 | 富士電機株式会社 | Heat radiation structure and semiconductor device, and method of manufacturing heat radiation structure |
-
1990
- 1990-03-26 JP JP2077334A patent/JPH03276649A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015050366A (en) * | 2013-09-03 | 2015-03-16 | ウシオ電機株式会社 | Semiconductor laser device |
| JP2017063185A (en) * | 2015-09-25 | 2017-03-30 | 富士電機株式会社 | Heat radiation structure and semiconductor device, and method of manufacturing heat radiation structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| EP0594395B1 (en) | Semiconductor power module | |
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| KR100283636B1 (en) | Semiconductor package and semiconductor mounting part | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH0964099A (en) | Semiconductor device and its mounting structure | |
| JP2009302564A (en) | Ic chip package with directly connected leads | |
| US20070257377A1 (en) | Package structure | |
| EP2398302B1 (en) | Semiconductor device | |
| JPH10335580A (en) | Semiconductor package and semiconductor module using it | |
| JPH03276649A (en) | Electronic device | |
| JP2690248B2 (en) | Surface mount type semiconductor device | |
| JPH08148647A (en) | Semiconductor device | |
| KR102272112B1 (en) | Semiconductor package | |
| JP3410041B2 (en) | Hybrid module | |
| KR102228938B1 (en) | Coupled semiconductor package | |
| JP2002184890A (en) | Surface mounting semiconductor device | |
| JP2649251B2 (en) | Substrate for mounting electronic components | |
| JP2504262Y2 (en) | Semiconductor module | |
| JPH10247703A (en) | Ball grid array package and printed board | |
| KR100218322B1 (en) | Three dimension semiconductor package | |
| JPH0982861A (en) | Semiconductor device and mounting thereof |