JPS63136386A - 多重磁気構造メモリセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は強磁性薄膜メモリに関するものであり、更に詳
しくいえば多重磁気構造を基にした強磁性薄膜メモリに
関するものである。

〔先行技術〕

デジタルメモリは、コンピュータ及びコンピュータシス
テムの構成要素や、デジタル信号処理システムを含む多
様な種類のデジタルシステムに広く使用されている。こ
のようなメモリは、各メモリセルの磁性材料、通常は薄
膜材料にいずれか択一的な磁化状態としてデジタルビッ
トを記憶するという技術を基にすることができるので有
利である。メモリは、磁化状態を判定するための誘導検
出により、又は磁化状態判定のための磁気抵抗検出によ
り、記憶されている情報へのアクセスを可能とする強磁
性薄膜メモリとすることができる。

そのような強磁性薄膜メモリは、メモリセルとメモリセ
ルを動作させる回路との電気的相互接続に好都合なよう
にモノリシック集積回路の表面上に設けることができる
。

強磁性薄膜メモリセルは、とくにモノリシック集積回路
の表面上に設けられる場合には、記憶されるビットの密
度を著るしく高くするために、通常は非常に小型に製造
され、またごく密接してパッケージされる。いずれか１
つのメモリセルにおける磁界は隣接するメモリセルの薄
膜部分に影響を及ぼすので、磁気環境は極めて複雑にな
ると考えられる。また、メモリセルの強磁性薄膜部分が
小さいために、相当に大きな減磁磁界が発生し、その結
果、そのようなセルにおいて望まれる磁化状態が不安定
になる。

互いに密接してパッケージされる強磁性薄膜メモリセル
のアレイにおける隣接セル間の上述のような磁気効果は
、２つの主面を有する中間分離材料のそれぞれの主面に
異方性強磁性メモリ膜を形成したメモリセルを使用する
ことにより、かなりの程度まで改善できる。このような
構成は非常に強い「磁束閉鎖」を起こさせるので、１つ
のセルで発生する磁束は主にそのセルのみに影響するよ
うに制限される。この制限は、分離材料及び強磁性メモ
リ膜を十分に薄く形成することにより、さらに一段と強
化される。

多くの場合、このようなデジタルメモリは、多数のメモ
リセル記憶構造（または、ビット当り１つの構造であｎ
はビット構造）を接合部で互いに端部と端部を合わせた
形で直列に接続することにより構成される。一連の電流
ストラップ、すなわち語線は、１本のストラップが記憶
構造接合部の間で各構造と交差するように、一連の接続
される記憶構造に対して直交する配置で設けられること
が多い。磁気抵抗型メモリの場合には、そのようなスト
ラップ、すなわち語線はビット構造への情報の入力と、
ビット構造に記憶されている情報の検出の双方に用いら
れる。これは、メモリの記憶構造の磁化状態を設定する
ため、又は記憶構造に既に存在している磁化状態を判定
するために、語線を流れる電流を用いることにより可能
となる。

しかし、記憶構造と交差する語線により発生される磁界
に関しては、「磁束閉鎖」は存在しない。

その理由は、その語線の周囲の構造中の磁界に対して閉
磁路が存在し々いように、語線がビット構造の１番上に
あるからである。その結果、ビット構造に情報を入れる
ため、およびそのビット構造中の情報の検出のために非
常に大きい減磁磁界が発生し得ることになる。そのよう
な減磁磁界はメモリの動作を非常に妨げることになる。

それらのビット構造を適切に構成して構造の端部へ向っ
て狭くなり、その端部においてそｊ、らのビット構造が
接合部の下側に来るような構造とすることにより、それ
らの減磁磁界を小さくできる。

磁性材料の狭くされた部分は記憶構造の接合部全体にわ
たって延長できる。

そのような磁気構造構成の結果として発生されるビット
構造すなわち記憶構造の磁化は一層安定し、デジタル情
報を記憶するための一層良く定められた択一的磁化状態
を与える。強磁性メモリ膜中にそれらの磁化状態のいず
れが生じたかを評価するために磁気抵抗性を用いること
によりその情報をそのようなメモリセル構造から取出す
そのようなメモリセル構造においては、ある種の検出電
流が記憶構造を通じて加えられる。

多少とも磁化容易軸に沿う２つの逆の向きのうちの１つ
の向きに磁化ベクトルを有することにより表わされる２
つの交替する磁化状態の１つであるビット構造として形
成された記憶構造は、その構造がなっている磁化状態に
応じて少くとも読出し動作中に対応して異なる抵抗値を
持つ。構造を通じて与えられる検出電流は構造の磁化状
態に応じて、構造の間で種々の電圧降下を生ずることに
なり、それによシその構造がなっている状態についての
情報を与える。あるいは、ある検出電圧をそれらのビッ
ト構造へ与え、その結果として、抵抗値が異なるために
流れる電流の差は、あるビット構造にどの磁化状態が存
在するかを示す。

そのようにして得られた信号情報は、ビット構造全体の
抵抗値の部分としての抵抗値の変化が比較的小さいため
に、比較的小さい。更に、検出電流せたは検出電圧を与
える附勢源に電気的ノイズ成分が与えらｊｌ、その電気
的ノイズは、そｎ、自身のビット構造中に発生されたノ
イズとともに、デジタル状態情報を含んでいる小さい信
号を、ビットセ１４造から得られた全電気的応答から識
別することを比較的困難にする。したがって、そのよう
な信号を増加し、電気的ノイズを減少させる構造が望ま
しい。

〔問題点を解決するための手段〕

本発明は、複数の記憶構造を差動構成で有し、対角線の
反対側にある相互接続接合部の少くとも１つに差動的に
接続されているスイッチの選択的作用により、その差動
構成の記憶構造に電流が流れるようにするデジタルメモ
リセルを提供するものである。いくつかの接合部に生じ
た電気的状態により記憶構造の磁化状態を決定できる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

磁性薄膜メモリの製造に有用な金属薄膜はニッケルとコ
バルト及び鉄の合金である。通常は、それらの金属の割
合は、薄膜中の磁気抵抗効果を大幅に減少または無くシ
、この用途のために薄膜の他の諸特性を改善するために
選択される可能な例として、膜の材料はニッケルを約６
０％、コバルトを約２５チ、鉄を約１５Ｌ４含むことが
できる。

ある状況においては、膜の選択された諸特性を改善する
ために他の材料が合金に加えられる。

そのような膜は真空蒸着その他の方法により製造でき、
選択さね、た向きの磁界の存在の下に製造されたとする
と、得られた磁気薄膜は、磁化容易軸がその磁界の向き
に平行である一軸異方性を示す。それ以外の方向には非
常に大きい減磁磁界が生ずるからそのような薄膜の磁化
ベクトルはその薄膜の平面内に常に含まれる。

更に、熱力学に従って、そのような薄膜の磁化は磁気エ
ネルギーを最小にするように自身で配置する。外部磁界
が存在しない場合には、薄膜部分の磁化ベクトルがそｎ
、の磁化容易軸に平行で、その磁化容易軸に沿っていず
れかの向きを指す時にそのような磁気エネルギーの最小
化が起る。このことは、２つ以上の磁区が生ずるか、磁
気薄膜中に他の境界が生じて種々の向きに磁化を有する
区切られた領域が生ずるような場合にはそうではない。

そのような状況においては、薄膜の平均磁化は磁化容易
軸に対しである角度を成す向きとなる。

いずれにしても、そのような膜部分の状況は外部磁界の
存在によシ変化する。そうすると、磁気エネルギーの最
小化は、磁化容易軸に対しである角度で磁化された薄膜
の磁化ベクトルが、外部磁界が存在しない場合における
角度と異なる場合に起る。膜部分の磁化が１つの磁区状
態にある限夛は、磁化ベクトルは磁化容易軸に関して、
外部磁界により決定される角度だけ回転させられること
があり、その回転は磁化の大きさに大きな影響を及ぼす
ことな２しに起り得る。

外部磁界が薄膜部分に加えられているそのような状態に
おいては、全磁化ベクトルをほぼ決定できる。このエネ
ルギーの最小値は、磁化容易軸に対する磁化ベクトルの
角度を決定するための基礎として、磁化容易軸に平行な
磁界成分およ−び磁化容易軸に垂ｉｉｒカ磁界成分との
関数として通常計算できる。

また、磁化ベクトルの位置の不安定な状態から安定な状
態への遷移を支配する外部磁界の臨界値を求めることも
できる。そのような臨界値を求める式は、内サイクロイ
ド（通常はアストロイドと呼ばれている）内の値の外部
磁界がある安定な角度における磁化を生じさせるが、ア
ストロイドの外側の値は不安定にするおそ几を生ずるよ
うに、内サイクロイドの形で求めるべきである。磁化容
易軸の１つの向きに沿う少くともある範囲を指すことか
らその磁化容易軸に沿う逆向きの少くともある範囲を指
すまで、磁化ベクトルが動くことにより示される。した
がって、磁化ベクトルは、磁化容易軸に沿う１つの向き
から逆の向きへ切換えさせることができる。このことは
、磁化ベクトルを２澤類の状態のうちの１つの状態にお
くことができることを意味し、それは２進ビツトを記憶
するための基礎を与えるものである。

これまで説明してきた磁気薄膜のような強磁性薄膜は磁
気抵抗も示す。薄膜中の磁化ベクトルの向きと、薄膜中
を流れる電流の向きとが異るために、電流の向きにおけ
る実効電気抵抗値が異なることになる。薄膜中の磁化ベ
クトルと電流の向きとが平行な時に抵抗値が最大となり
、磁化ペルトルの向きと電流の向きが垂直の時に抵抗値
は最小となる。磁気抵抗の抵抗値は、最小値に、薄膜中
の電流の向きと磁化ベクトルの向きの間の角度に依存す
るある付加値を加えたものを表す一定値により与えられ
ることを示すことができる。その付加抵抗値はその角度
の余弦の平方に従う。

したがって、そのような薄膜の磁化容易軸に対する薄膜
部分における磁化ベクトルの角度を変えるために外部磁
界を使用でき、および多少とも磁化容易軸に沿う逆向き
の磁化として起る２つの安定な状態の間で磁化ベクトル
を切換えさせる範囲まで外部磁界を変化できる。更に、
この薄膜部分を流される電流が受ける抵抗値の変化によ
り、そのような薄膜中の磁化ベクトルの状態を測定す々
わち検出できる。これは、メモリセルにおけるビット記
憶手段として薄膜部分が機能するための基礎を構成し、
そね、の状態はその部分に与えられた電流中に起る効果
により決定されるようにされる。

しかし、種々の減磁磁界効果が磁気状況を支配するなら
ば、そのような動作が達成されることは証明できないか
もしｎ−ない。集積密度を高くすることによりコストを
低く保つためにメモリセルの薄膜部分がますます小さく
なるにつｊ、て、１つのメモリセル中に生じた磁界がそ
のメモリセルの附近のメモリセルに及ぼす相互作用は非
常に大きくなることがある。そのような磁界は附近のメ
モリセルが受ける減磁磁界を大きくするように作用する
ことがしばしばあるから、そのような効果は通常は有害
である。

先に述べたように、２つの主面を有する中間分離材料を
使用し、そｎぞれの主面に異方性強磁性メモリ膜を設け
た記憶構造を用いることによシ、そのような有害な作用
を最少限に抑えることができる。そのような「サンドイ
ンチ構造」により大量の「磁束閉鎖」が得られ、それに
より、とくに、膜と分離材料が十分に薄く選択されるな
らば、記憶構造内で生ずる磁界が主としてその構造に影
響を及ぼすようにその磁界を閉じこめることができる。

前に述べたように、記憶構造の上に用いられている任意
の語線を通じて流ｎ、る電流により誘起される磁界に関
して「磁束閉鎖」が存在しないという別の減磁磁界問題
が生ずる。記憶構造の端部の形状がそれらの効果をかな
りの程度に小さくする。

第１図は相互に接続された４個の記憶構造７゜８．９．
１０　を用いるメモリセルの構成を示す。各記憶構造は
狭くされた端部を有する。メモリセルに多数の記憶構造
を用いることにより、メモリセルの読出し動作中に信号
中に生ずる電気的ノイズの大きさより信号を強くできる
。

このメモリセルは、モノリシック集積回路で使用される
ような半導体材料基板１１の上、すなわち、集積回路の
半導体材料基板１１の主面により支持されている絶縁層
１２の上に直接形成される。

図には集積回路の一部のみが示され、その集積回路の一
部のうちでも半導体材料基板１１の一部のみが示されて
いる。

記憶構造の［サンドインチ構造１の上側に接合相互接続
部１３が設けられているのが示さｎている。その接合相
互接続部１３には分離材料で分離さｊ、た２つの磁気膜
がある。この接合相互接続部布するものとして示されて
いる。障壁層１４はチタン−タングステンの層で構成さ
れ、それの典型的な厚さは１２００オングストロームで
ある。！４２の層１５は鋼を２％含むアルミニウム合金
の層であって、それの典型的な厚さは５０００オングス
トロームである。接合相互接続部１３の一部は絶縁層１
２の露出している表面上に配置される。そして、その部
分はその露出している表面から延びる回路相互接続部と
して示さｎている。

絶Ｒ層１２の露出されている主面の上に記憶構造７，８
，９．１０が、接合相互接続部１３の下に部分的に置か
れて、配置される。各記憶構造は下側の強磁性薄膜１６
と上側の強磁性薄膜１７とで構成される。各強磁性薄膜
１６．１７は、前述したように、−軸異方性、磁気抵抗
性と、僅かな磁気歪みとり示し、合金で構成される。

強磁性薄膜１６と１７の間に別の膜層１８が設けられる
。その膜層１８は通常は強磁性を示さず、導電体または
電気絶縁体とすることができる。しかし、膜層１８は附
近の原子における電子スピンの間の交換相互作用が強磁
性薄膜１６と１７の間に結合して、各強磁性薄膜におけ
る磁化ベクトルを一緒にロックすることを阻止する。層
１８さしては窒化シリコンが通常選択される。絶縁層１
９が記憶構造７，８，９．１０を被覆するが、第１図に
はそルの一部だけが示されている。

第１図の「サンドインチ構造」はビット構造１０の外側
の磁界を減少させるのに有効である。その理由は、強磁
性薄膜層１６と１７のいずれかに生ずる磁界が、他方に
ｘ２）与、ｔら九る磁路にかなりの程度まで限られるか
らである。したがって、層１６と１７のいずれかに生じ
た磁界が附近のビット構造に及ぼす効果が非常に小さく
される。

第１図の記憶構造７，８．９．１０内に生ずる磁界は、
それらの構造の側面に磁性材料を設けることにより、更
に限定される。

最後に、絶縁層１９の主面上に一対の語線２０（第１図
）を配置できるが、設けないこともできるから、その語
線は図には破線で示されている。

語線２０は銅を２チ含むアルミニウム合金の層をチタン
−タングステンペース層の上に付着することにより通常
構成される。ベース層の全体の厚さは５０００オングス
トロームである。実際には、第１図の全体の構造の上に
保護層と絶縁層が用いられるが、図示はしていない。

各記憶構造の磁化容易軸は語線２０に平行である、すな
わち横方向磁化容易軸であると仮定している。しかし、
縦方向の磁化容易軸も使用できる。

その磁化容易軸は記憶構造の一端における接合接続部か
ら、他端における接合接続部まで延びる。

第１図に示す構造は、＃ＩＪ１図に部分的に示されてい
る記憶装置回路装置において動作させることができる。

記憶構造？、８，９．１０は第２図においては抵抗素子
として示されて、それらの記憶構造の磁気抵抗性を反映
している。第１図の接合接続部１３は第２図においては
単に相互接続点として示されている。

Ｏまたは１のいずれかを表すためにメモリセル内で磁化
させること、すなわちメモリセルへの「書込み」がトラ
ンジスタ３０により制御される。

トランジスタ３０はここではエンハンス型、金属−酸化
物一半導体一電界効果トランジスタ（Ｍｏｓｒｒｒ）と
して示されており、このトランジスタをいずれの導電形
にもできるように装置を構成できるが、通常はｎチャネ
ルトランジスタとして選択さｊ、る。

あるいはバイポーラトランジスタも使用できる。

１を表すための磁化を設定する１つの方法は、附勢源に
より端子３１へ与えられた電流を、トランジスタ３０と
、記憶構造７，８の分岐と、記憶構造９，１０の分岐と
に流すことである。最後に、電流は端子３２を通って流
れ出る。

そうすると、各記憶構造の磁化はその電流路に関して共
通の向きを有する。すなわち、各記憶構造における磁化
ベクトルは、横方向モードにおける磁化容易軸にほぼ沿
い、それを通る電流路に関して同じ向きである、すなわ
ちその電流路に対して多少とも垂直である。逆の値を表
すには電流の向きを反転させる必要がある。書込み電流
の制御を助けるために記憶構造と端子３２の間に別のＭ
ＯＳＦＥＴを使用できるから、そのトランジスタ３３は
＠２図に破線で示されている。１と０を表すこの表現を
行う方法は十分に大きい電流を記憶構造により流す必要
がある。

あるいは、トランジスタ３０は語線２０（第１図）に沿
って供給される電流に一致して動作させることができる
。各語線２０は第２図においては２つの記憶構造の上の
破線で示されている。電流は、適当な外部電流源により
端の端子からそれらの語線２０へ供給できる。それらの
端子には破線で相互接続線が接続されているから、外部
電流源は示していない。あるいは、第２図の回路内の語
線２０の破線の線接続部によシ示されている。この図に
おいて、語線の１番上の端子が互いに接続さね１、右側
語線の１番下の端子が端子３２へ接続される。この構成
においては、端子３１に供給され、トランジスタ３０に
よシメモリセルへ切換えられた電流は記憶構造を通って
端子３２へ流れ、そこから語線２０を通って流れて、電
流がトランジスタ３０の制御の下に語線２０と記憶構造
７〜１０を同時に流れるようにする。それらの記憶構造
と語線を流れる電流によシ磁界が発生され、それらの磁
界が組合わされて各記憶構造における磁化ベクトルを設
定することにより、従来の方法より電流が少くてすむよ
うに、それらの記憶構造と語線は配置される。

０または１を表すために第２図の記憶構造内にそのよう
な磁化がひとたび設定されると、その記憶された情報を
後で「読出し」動作中に検出できる。検出された電流を
端子３４へ供給し、そこからＭＯＳＦＥＴ　トランジス
タ３５により記憶構造７〜１０へ流すことができる。そ
の検出電流は記憶構造７と９の分岐、および記憶構造８
と１０の分岐との平行な分岐を通って別の端子３６まで
流れる。

この検出電流の流れの制御は、ある記憶装置においては
別のトランジスタを用いて助けられる。

そのトランジスタ３７は第２図においては、記憶構造Ｔ
〜１０と端子３６の間に破線でＭＯＳＦＥＴとして示さ
れている。

その検出電流は、２つの記憶構造（左から右への電流の
流れの以前の例が最後の磁化ベクトル設定動であったと
すれば記憶構造８と９）を、トランジスタ３０により制
御された電流が流れたのと同じ向きに流れるが、他の２
つの記憶構造では逆の向きに流れる。その結果として、
検出電流によ！ｌ１発生された磁界は、２つの記憶構造
においては磁化ベクトルを同じ向きに回転させるが、他
の２つの記憶構造では磁化ベクトルは逆向きに回転する
。（こｎ、は、書込み動作中に発生された磁化ベクトル
は、記憶構造の磁化容易軸に完全に重なり合うことはな
いと仮定している。このことは、記憶構造の縁部に沿う
減磁磁界の影響のために、その通シであると予測できる
。しかし、十分にその通りではないことが判明したなら
ば、電流を語線２０に沿って流して磁化ベクトルを最初
に回転させ、それに続いて検出電流により磁化ベクトル
を更に回転させることができる。あるいは、磁化ベクト
ルを最初に回転させるために、ある外部磁界をコイルま
たはバイアス磁石のような別の磁界源から供給できる。

） また、記憶構造中の電流路に対して種々の磁化ベクトル
角度が存在する場合には、磁気抵抗効果によシ記憶構造
内の抵抗値が種々となる。したがって、抵抗値は、第２
図においては互いにＡＩＩＩれでいる記憶構造において
は同じ向きに起るが、互いに隣接する記憶構造において
は逆の向きに起る。

その結果、記憶構造７と９の接続点に生ずる電圧と記憶
構造８と１０の接続点に生ずる電圧の間の検出電流の流
れで電圧差が生ずる。それらの場所における電圧の差の
極性はメモリセルに含まれている情報により決定される
。その情報がＯであればその電圧差は１つの極性であり
、情報が１であれば別の極性である。

それらの電圧差と、電圧差の極性は検出増幅器３８によ
り検出できる。検出増幅器３８の非反転入力端子は記憶
構造７と９の接続点へトランジスタ３９により接続さｎ
る。検出増幅器３８の反転入力端子は記憶構造８と１０
の接続点へトランジスタ４０により接続される。トラン
ジスタ３９と４０がオン状態にさｎ、ると、検出増幅器
３８はそｎ、らの接続点の間の電圧差と、その電圧差の
極性とを検出して、そｊ、についての情報を出力端子４
１に出力できる。

記憶構造７と９、および８と９の間の各接続点における
電圧の差は、それらの各接続点に接続されている２個の
記憶構造により実際に形成されている分圧器の中間点の
逆の大きさの向きの電圧差によるものであるから、その
電圧差は１つ記憶構造だけを用いて連成できる電圧差の
約２倍である。

更に、トランジスタ３５を流れる検出電流のノイズ成分
（こｎ、は僻けることはできない）は、そｎ。

らの実効分圧器による電流の分割によりそれらの各接続
点で約半分に分割される。したがって、分割による２つ
のノイズ成分は互いに打消し合って、検出増幅器３８へ
与えられる電気的ノイズを減少する。したがって、検出
増幅器３８はよシ少いノイズでよシ大きい信号を検出す
る。

記憶構造９と１０は、記憶構造７と８が設けられた場合
に同じ動作を行う検出増幅器のために回路経路を設ける
と便利であるが、それらの記憶構造は厳密には必要でな
く、受動型または能動型の整合インピーダンスのような
他の種類の回路部品を代シに使用できる。それらが第３
図に示されている。第３図において、この目的のために
適当な１組の電子回路部品（記憶構造９の代り）がブロ
ック４２に含まれ、適当な１組の電子回路部品（記憶構
造１０の代や）がブロック４３に含まれる。ブロック４
２と４３内に含まれている部品は、モノリシック集積回
路内、またはその上に形成された簡単な抵抗とすること
ができる。また、語線は記憶構造７と８に関連して使用
できるが、それらは第３図には示していない。

あるいは、ブロック４２と４３に含まれている部品は、
能動電子部品とすることができ、または能動電子部品と
ある種のインピーダンス部品の組合わせとすることがで
きる。最も簡単な別の実施例が第４図に示さね、ている
。第４図において、各ブロックはバイポーラトランジス
タ４τ、４３′で構成されている。トランジスタ４２″
のペースは記憶構造８の一端へ接続され、トランジスタ
４３゛のペースが対称的に記憶構造７の一端へ接続され
る。

この構成においては、トランジスタ４ｚと４３′の負荷
回路において、２安定回路、またはフリップフロップが
それぞれ記憶構造７，８により形成されている。第４図
のメモリセルへの情報の書込みを制御し、検出電流が流
れている間にメモリセルの端子間に生ずる電圧差を検出
するためにトランジスタ３０．３３が用いられる。した
がって、端子３１から書込み線（後では検出線）へ供給
された電流は、トランジスタ３０によりメモリセル内を
流れることを許される。その電流は記憶構造７と８を通
って流れ、書込み線（後では検出線）中の端子３２ヘト
ランジスタ３３を通って出る。

逆の情報ビットを書込むためには電流の向きが逆にされ
る。

記憶構造７，８の磁化を、それらの記憶構造を流れる大
きさが制限される電流によシ希望に応じて設定できるよ
うに、記憶装置８，９は十分に低いインピーダンスでな
ければならない。そのように電流の大きさが制限される
理由は、トランジスタ４τと４１のペース・コレクタ間
接合が記憶構造７と８の端子間に存在する時に、それら
の端子間の電圧降下がクランプされるからである。必要
があれば、または希望があれば、そのクランプを阻止す
るために、第４図に示す回路を種々変更できる。

書込み動作が終ると、メモリセル内の情報を検出できる
。トランジスタ３５によシミ圧と電流をメモリセルへ与
えることができる。検出電流が記憶構造７と８の一方を
書込み電流の向きに流れるが、他方を逆の向きに流れる
から、そｎ、らの記憶構造の抵抗値は異なる。その結果
、トランジスタ３５により記憶構造７．８に流された検
出電流によりそれらの記憶構造中に生じた電圧降下の差
によシ、トランジスタ４τ、４３′のうちの適切な１個
を「オン」状態にするために必要な電圧オフセットが記
憶構造７．８へ与えられる。そのようなスイッチングが
終ると（非常に速い）、記憶構造７．８にはるかに大き
い安定状態電圧降下差が生ずる。

トランジスタ４２′のコレクタ電圧をトランジスタ３０
により端子３１へ与えることができ、トランジスタ４３
′のコレクタ電圧をトランジスタ３３により端子３２へ
与えることができる。そうすると端子３１と３２は検出
線として機能できる。それらの検出線はそｎ、らの電圧
の差と、その差の極性とを出力信号として与えるために
、検出線は第２図の検出増幅器３８に類似する検出増幅
器へそ几らの電圧を与える。以上の説明かられかるよう
に、トランジスタ３０と３３は第４図のメモリセルの書
込み動作と、読出し動作における検出とに関連して機能
することを示した。希望によっては、別々の書込み線と
検出線を第３図に示すように設けることができる。

【図面の簡単な説明】

第１図は差動構成で接続されたメモリセル内の記憶構造
の一部を示す斜視図、第２図は第１図の記憶構造と、そ
れを流れる電流を制御するスイッチと、検出増幅器とを
含む回路図、第３図は２個の記憶構造が非磁性インピー
ダンスでｆｔＪ換えられた記憶構造を含む回路図、第４
図は２個の記憶構造がトランジスタで置き換えられた記
憶構造を含む回路図である。 ７．８．９．１０・・・・記憶構造、１１・・・・半導
体基板、１２．１９・・・・絶縁層、１３・・・・接合
接続部、１４・・・・第１の層、１５−−　・・ａＩＩ
２（７）層、１６．１７，１Ｂ・−・・強磁性薄膜、２
０・・・・語線、３０，３３．３５゜３７．３９．４０
・・・・トランジスタ、３１゜３２．３４．３６・・・
・端子手段、３８・・・・検出増幅器。 手続補正書働側 １．事件の表示 昭和６２年　特　許　願第２２９９２８号２、発明の名
称 多重磁気構造メモリセル ３、補正をする者 事件との関係　　　　　特　　許　　出願人名称（氏名
）・・ネウエル・インコーホレーテッド５・１１１“６
の日付　昭和６２年１１　月２４日拒賛す計す台知 ７・補正の内容

Claims (1)

1. 【特許請求の範囲】 対向する側に２つの主面を有するある種の分離材料の中
   間層と、各中間層の主面上のメモリ膜とをおのおのが備
   え、前記メモリ膜は磁気抵抗異方性磁性材料であつて、
   第１の接合部において相互に電気的に接続される第１の
   記憶構造と第２の記憶構造を含む複数の記憶構造と、 第１の終端領域と第２の終端領域をおのおのが有し、そ
   れらの終端領域の間に選択された導電度の導電路が実効
   的に設けられる第１のインピーダンス手段および第２の
   インピーダンス手段にして、前記第１のインピーダンス
   手段の第２の終端領域は前記第２のインピーダンス手段
   の第１の終端領域へ、第２の接合部において電気的に接
   続され、前記第１の記憶構造は前記第１の接合部と第３
   の接合部の間に電気的に接続され、前記第１のインピー
   ダンス手段の第１の終端領域は前記第３の接合部へ電気
   的に接続され、前記第２の記憶構造は前記第１の接合部
   と第４の接合部の間に電気的に接続され、前記第２のイ
   ンピーダンス手段の第２の終端領域は前記第４の接合部
   へ電気的に接続されている、第１のインピーダンス手段
   および第２のインピーダンス手段と、 第１の終端領域と第２の終端領域をおのおの有する第１
   のスイッチング手段および第２のスイッチング手段にし
   て、前記第１の終端領域と前記第２の終端領域の間に選
   択された導電度の導電路を設けることができ、前記第１
   のスイッチング手段の第１の終端領域は、第１の電気的
   附勢源へ接続されるようになつている第１の端子手段へ
   電気的に接続され、前記第１のスイッチング手段の第２
   の終端領域は、前記第１の接合部と前記第２の接合部の
   うちの選択された１つへ電気的に接続され、前記第２の
   スイッチング手段の第１の終端領域は第２の電気的附勢
   源へ接続されるようになつている第２の端子手段へ電気
   的に接続され、前記第２のスイッチング手段の第２の終
   端領域は前記第３の接合部と前記第４の接合部のうちの
   選択された１つへ電気的に接続されている、第１のスイ
   ッチング手段および第２のスイッチング手段と を備える多重磁気構造メモリセル。