JPH0447395B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は強磁性薄膜メモリに関するものであ
り、更に詳しくいえば多重磁気構造を基にした強
磁性薄膜メモリに関するものである。

〔先行技術〕

デジタルメモリは、コンピユータ及びコンピユ
ータシステムの構成要素や、デジタル信号処理シ
ステムを含む多様な種類のデジタルシステムに広
く使用されている。このようなメモリは、各メモ
リセルの磁性材料、通常は薄膜材料にいずれか択
一的な磁化状態としてデジタルビツトを記憶する
という技術を基にすることができるので有利であ
る。メモリは、磁化状態を判定するための誘導検
出により、又は磁化状態判定のための磁気抵抗検
出により、記憶されている情報へのアクセスを可
能とする強磁性薄膜メモリとすることができる。
そのような強磁性薄膜メモリは、メモリセルとメ
モリセルを動作させる回路との電気的相互接続に
好都合なようにモノリシツク集積回路の表面上に
設けることができる。

強磁性薄膜メモリセルは、とくにモノリシツク
集積回路の表面上に設けられる場合には、記憶さ
れるビツトの密度を著るしく高くするために、通
常は非常に小型に製造され、またごく密接してパ
ツケージされる。いずれか１つのメモリセルにお
ける磁界は隣接するメモリセルの薄膜部分に影響
を及ぼすので、磁気環境は極めて複雑になると考
えられる。また、メモリセルの強磁性薄膜部分が
小さいために、相当に大きな減磁磁界が発生し、
その結果、そのようなセルにおいて望まれる磁化
状態が不安定になる。

互いに密接してパツケージされる強磁性薄膜メ
モリセルのアレイにおける隣接セル間の上述のよ
うな磁気効果は、２つの主面を有する中間分離材
料のそれぞれの主面に異方性強磁性メモリ膜を形
成したメモリセルを使用することにより、かなり
の程度まで改善できる。このような構成は非常に
強い「磁束閉鎖」を起こさせるので、１つのセル
で発生する磁束は主にそのセルのみに影響するよ
うに制限される。この制限は、分離材料及び強磁
性メモリ膜を十分に薄く形成することにより、さ
らに一段と強化される。

多くの場合、このようなデジタルメモリは、多
数のメモリセル記憶構造（または、ビツト当り１
つの構造であればビツト構造）を接合部で互いに
端部と端部を合わせた形で直列に接続することに
より構成される。一連の電流ストラツプ、すなわ
ち語線は、１本のストラツプが記憶構造接合部の
間で各構造と交差するように、一連の接続される
記憶構造に対して直交する配置で設けられること
が多い。磁気抵抗型メモリの場合には、そのよう
なストラツプ、すなわち語線はビツト構造への情
報の入力と、ビツト構造に記憶されている情報の
検出の双方に用いられる。これは、メモリの記憶
構造の磁化状態を設定するため、又は記憶構造に
既に存在している磁化状態を判定するために、語
線を流れる電流を用いることにより可能となる。

しかし、記憶構造と交差する語線により発生さ
れる磁界に関しては、「磁束閉鎖」は存在しない。
その理由は、その語線の周囲の構造中の磁界に対
して閉磁路が存在しないように、語線がビツト構
造の１番上にあるからである。その結果、ビツト
構造に情報を入れるため、およびそのビツト構造
中の情報の検出のために非常に大きい減磁磁界が
発生し得ることになる。そのような減磁磁界はメ
モリの動作を非常に妨げることになる。

それらのビツト構造を適切に構成して構造の端
部へ向つて狭くなり、その端部においてそれらの
ビツト構造が接合部の下側に来るような構造とす
ることにより、それらの減磁磁界を小さくでき
る。磁性材料の狭くされた部分は記憶構造の接合
部全体にわたつて延長できる。

そのような磁気構造構成の結果として発生され
るビツト構造すなわち記憶構造の磁化は一層安定
し、デジタル情報を記憶するための一層良く定め
られた択一的磁化状態を与える。強磁性メモリ膜
中にそれらの磁化状態のいずれが生じたかを評価
するために磁気抵抗性を用いることによりその情
報をそのようなメモリセル構造から取出すそのよ
うなメモリセル構造においては、ある種の検出電
流が記憶構造を通じて加えられる。

多少とも磁化容易軸に沿う２つの逆の向きのう
ちの１つの向きに磁化ベクトルを有することによ
り表わされる２つの交替する磁化状態の１つであ
るビツト構造として形成された記憶構造は、その
構造がなつている磁化状態に応じて少くとも読出
し動作中に対応して異なる抵抗値を持つ。構造を
通じて与えられる検出電流は構造の磁化状態に応
じて、構造の間で種々の電圧降下を生ずることに
なり、それによりその構造がなつている状態につ
いての情報を与える。あるいは、ある検出電圧を
それらのビツト構造へ与え、その結果として、抵
抗値が異なるために流れる電流の差は、あるビツ
ト構造にどの磁化状態が存在するかを示す。

そのようにして得られた信号情報は、ビツト構
造全体の抵抗値の部分としての抵抗値の変化が比
較的小さいために、比較的小さい。更に、検出電
流または検出電圧を与える附勢源に電気的ノイズ
成分が与えられ、その電気的ノイズは、それ自身
のビツト構造中に発生されたノイズとともに、デ
ジタル状態情報を含んでいる小さい信号を、ビツ
ト構造から得られた全電気的応答から識別するこ
とを比較的困難にする。したがつて、そのような
信号を増加し、電気的ノイズを減少させる構造が
望ましい。

〔問題点を解決するための手段〕

本発明は、複数の記憶構造を差動構成で有し、
対角線の反対側にある相互接続接合部の少くとも
１つに差動的に接続されているスイツチの選択的
作用により、その差動構成の記憶構造に電流が流
れるようにするデジタルメモリセルを提供するも
のである。いくつかの接合部に生じた電気的状態
により記憶構造の磁化状態を決定できる。

〔実施例〕

以下、図面を参照して本発明を詳しく説明す
る。

磁性薄膜メモリの製造に有用な金属薄膜はニツ
ケルとコバルト及び鉄の合金である。通常は、そ
れらの金属の割合は、薄膜中の磁気抵抗効果を大
幅に減少または無くし、この用途のために薄膜の
他の諸特性を改善するために選択される可能な例
として、膜の材料はニツケルを約60％、コバルト
を約25％、鉄を約15％含むことができる。ある状
況においては、膜の選択された諸特性を改善する
ために他の材料が合金に加えられる。

そのような膜は真空蒸着その他の方法により製
造でき、選択された向きの磁界の存在の下に製造
されたとすると、得られた磁気薄膜は、磁化容易
軸がその磁界の向きに平行である一軸異方性を示
す。それ以外の方向には非常に大きい減磁磁界が
生ずるからそのような薄膜の磁化ベクトルはその
薄膜の平面内に常に含まれる。

更に、熱力学に従つて、そのような薄膜の磁化
は磁気エネルギーを最小にするように自身で配置
する。外部磁界が存在しない場合には、薄膜部分
の磁化ベクトルがそれの磁化容易軸に平行で、そ
の磁化容易軸に沿つていずれかの向きを指す時に
そのような磁気エネルギーの最小化が起る。この
ことは、２つ以上の磁区が生ずるか、磁気薄膜中
に他の境界が生じて種々の向きに磁化を有する区
切られた領域が生ずるような場合にはそうではな
い。そのような状況においては、薄膜の平均磁化
は磁化容易軸に対してある角度を成す向きとな
る。

いずれにしても、そのような膜部分の状況は外
部磁界の存在により変化する。そうすると、磁気
エネルギーの最小化は、磁化容易軸に対してある
角度で磁化された薄膜の磁化ベクトルが、外部磁
界が存在しない場合における角度と異なる場合に
起る。膜部分の磁化が１つの磁区状態にある限り
は、磁化ベクトルは磁化容易軸に関して、外部磁
界により決定される角度だけ回転させられること
があり、その回転は磁化の大きさに大きな影響を
及ぼすことなしに起り得る。

外部磁界が薄膜部分に加えられているそのよう
な状態においては、全磁化ベクトルをほぼ決定で
きる。このエネルギーの最小値は、磁化容易軸に
対する磁化ベクトルの角度を決定するための基礎
として、磁化容易軸に平行な磁界成分および磁化
容易軸に垂直な磁界成分との関数として通常計算
できる。

また、磁化ベクトルの位置の不安定な状態から
安定な状態への遷移を支配する外部磁界の臨界値
を求めることもできる。そのような臨界値を求め
る式は、内サイクロイド（通常はアストロイドと
呼ばれている）内の値の外部磁界がある安定な角
度における磁化を生じさせるが、アストロイドの
外側の値は不安定にするおそれを生ずるように、
内サイクロイドの形で求めるべきである。磁化容
易軸の１つの向きに沿う少くともある範囲を指す
ことからその磁化容易軸に沿う逆向きの少くとも
ある範囲を指すまで、磁化ベクトルが動くことに
より示される。したがつて、磁化ベクトルは、磁
化容易軸に沿う１つの向きから逆の向きへ切換え
させることができる。このことは、磁化ベクトル
を２種類の状態のうちの１つの状態におくことが
できることを意味し、それは２進ビツトを記憶す
るための基礎を与えるものである。

これまで説明してきた磁気薄膜のような強磁性
薄膜は磁気抵抗も示す。薄膜中の磁化ベクトルの
向きと、薄膜中を流れる電流の向きとが異なるた
めに、電流の向きにおける実効電気抵抗値が異な
ることになる。薄膜中の磁化ベクトルと電流の向
きとが平行な時に抵抗値が最大となり、磁化ベル
トルの向きと電流の向きが垂直の時に抵抗値は最
小となる。磁気抵抗の抵抗値は、最小値に、薄膜
中の電流の向きと磁化ベクトルの向きの間の角度
に依存するある付加値を加えたものを表す一定値
により与えられることを示すことができる。その
付加抵抗値はその角度の余弦の平方に従う。

したがつて、そのような薄膜の磁化容易軸に対
する薄膜部分における磁化ベクトルの角度を変え
るために外部磁界を使用でき、および多少とも磁
化容易軸に沿う逆向きの磁化として起る２つの安
定な状態の間で磁化ベクトルを切換えさせる範囲
まで外部磁界を変化できる。更に、この薄膜部分
を流される電流が受ける抵抗値の変化により、そ
のような薄膜中の磁化ベクトルの状態を測定すな
わち検出できる。これは、メモリセルにおけるビ
ツト記憶手段として薄膜部分が機能するための基
礎を構成し、それの状態はその部分に与えられた
電流中に起る効果により決定されるようにされ
る。

しかし、種々の減磁磁界効果が磁気状況を支配
するならば、そのような動作が達成されることは
証明できないかもしれない。集積密度を高くする
ことによりコストを低く保つためにメモリセルの
薄膜部分がますます小さくなるにつれて、１つの
メモリセル中に生じた磁界がそのメモリセルの附
近のメモリセルに及ぼす相互作用は非常に大きく
なることがある。そのような磁界は附近のメモリ
セルが受ける減磁磁界を大きくするように作用す
ることがしばしばあるから、そのような効果は通
常は有害である。

先に述べたように、２つの主面を有する中間分
離材料を使用し、それぞれの主面に異方性強磁性
メモリ膜を設けた記憶構造を用いることにより、
そのような有害な作用を最少限に抑えることがで
きる。そのような「サンドイツチ構造」により大
量の「磁束閉鎖」が得られ、それにより、とく
に、膜と分離材料が十分に薄く選択されるなら
ば、記憶構造内で生ずる磁界が主としてその構造
に影響を及ぼすようにその磁界を閉じこめること
ができる。前に述べたように、記憶構造の上に用
いられている任意の語線を通じて流れる電流によ
り誘起される磁界に関して「磁束閉鎖」が存在し
ないという別の減磁磁界問題が生ずる。記憶構造
の端部の形状がそれらの効果をかなりの程度に小
さくする。

第１図は相互に接続された４個の記憶構造７，
８，９，１０を用いるメモリセルの構成を示す。
各記憶構造は狭くされた端部を有する。メモリセ
ルに多数の記憶構造を用いることにより、メモリ
セルの読出し動作中に信号中に生ずる電気的ノイ
ズの大きさより信号を強くできる。

このメモリセルは、モノリシツク集積回路で使
用されるような半導体材料基板１１の上、すなわ
ち、集積回路の半導体材料基板１１の主面により
支持されている絶縁層１２の上に直接形成され
る。図には集積回路の一部のみが示され、その集
積回路の一部のうちでも半導体材料基板１１の一
部のみが示されている。

記憶構造の「サンドイツチ構造」の上側に接合
相互接続部１３が設けられているのが示されてい
る。その接合相互接続部１３には分離材料で分離
された２つの磁気膜がある。この接合相互接続部
１３は、障壁層として機能する第１の層１４と、
電流の大部分を流す第２の層との多重金属層構造
を有するものとして示されている。障壁層１４は
チタン−タングステンの層で構成され、それの典
型的な厚さは1200オングストロームである。第２
の層１５は銅を２％含むアルミニウム合金の層で
あつて、それの典型的な厚さは5000オングストロ
ームである。接合相互接続部１３の一部は絶縁層
１２の露出している表面上に配置される。そし
て、その部分はその露出している表面から延びる
回路相互接続部として示されている。

絶縁層１２の露出されている主面の上に記憶構
造７，８，９，１０が、接合相互接続部１３の下
に部分的に置かれて、配置される。各記憶構造は
下側の強磁性薄膜１６と上側の強磁性薄膜１７と
で構成される。各強磁性薄膜１６，１７は、前述
したように、一軸異方性、磁気抵抗性と、僅かな
磁気歪みとを示し、合金で構成される。

強磁性薄膜１６と１７の間に別の膜層１８が設
けられる。その膜層１８は通常は強磁性を示さ
ず、導電体または電気絶縁体とすることができ
る。しかし、膜層１８は、付近の原始の電子スピ
ンの間の交換相互作用がそれぞれの磁化ベクトル
をロツクするように層１６，１７を結合するのを
防ぐ。層１８としては窒化シリコンが通常選択さ
れる。絶縁層１９が記憶構造７，８，９，１０を
被覆するが、第１図にはそれの一部だけが示され
ている。

第１図の「サンドイツチ構造」はビツト構造１
０の外側の磁界を減少させるのに有効である。そ
の理由は、強磁性薄膜層１６と１７のいずれかに
生ずる磁界が、他方により与えられる磁路にかな
りの程度まで限られるからである。したがつて、
層１６と１７のいずれかに生じた磁界が附近のビ
ツト構造に及ぼす効果が非常に小さくされる。

第１図の記憶構造７，８，９，１０内に生ずる
磁界は、それらの構造の側面に磁性材料を設ける
ことにより、更に限定される。

最後に、絶縁層１９の主面上に一対の語線２０
（第１図）を配置できるが、設けないこともでき
るから、その語線は図には破線で示されている。
語線２０は銅を２％含むアルミニウム合金の層を
チタン−タングステンベース層の上に付着するこ
とにより通常構成される。ベース層の全体の厚さ
は5000オングストロームである。実際には、第１
図の全体の構造の上に保護層と絶縁層が用いられ
るが、図示はしていない。

各記憶構造の磁化容易軸は語線２０に平行であ
る、すなわち横方向磁化容易軸であると仮定して
いる。しかし、縦方向の磁化容易軸も使用でき
る。縦方向の磁化容易軸は一方の接合接続部から
他方の接合接続部への方向を向いている。

第１図に示す構造は、第１図に部分的に示され
ている記憶装置回路装置において動作させること
ができる。記憶構造７，８，９，１０は第２図に
おいては抵抗素子として示されて、それらの記憶
構造の磁気抵抗性を反映している。第１図の接合
接続部１３は第２図においては単に相互接続点と
して示されている。

０または１のいずれかを表すためにメモリセル
内で磁化させること、すなわちメモリセルへの
「書込み」がトランジスタ３０により制御される。
トランジスタ３０はここではエンハンス型、金属
−酸化物−半導体−電界効果トランジスタ
（MOSFET）として示されており、このトラン
ジスタをいずれの導電形にもできるように装置を
構成できるが、通常はｎチヤネルトランジスタと
して選択される。あるいはバイポーラトランジス
タも使用できる。１を表すための磁化を設定する
１つの方法は、附勢源により端子３１へ与えられ
た電流を、トランジスタ３０と、記憶構造７，８
の分岐と、記憶構造９，１０の分岐とに流すこと
である。最後に、電流は端子３２を通つて流れ出
る。

そうすると、各記憶構造の磁化はその電流路に
関して共通の向きを有する。すなわち、各記憶構
造における磁化ベクトルは、横方向モードにおけ
る磁化容易軸にほぼ沿い、それを通る電流路に関
して同じ向きである、すなわちその電流路に対し
て多少とも垂直である。逆の値を表すには電流の
向きを反転させる必要がある。書込み電流の制御
を助けるために記憶構造と端子３２の間に別の
MOSFETを使用できるから、そのトランジスタ
３３は第２図に破線で示されている。１と０を表
すこの表現を行う方法は十分に大きい電流を記憶
構造に流す必要がある。

あるいは、トランジスタ３０は語線２０（第１
図）に沿つて供給される電流をも一緒に動作させ
ることができる。各語線２０は第２図においては
２つの記憶構造の上の破線で示されている。電流
は、適当な外部電流源により端の端子からそれら
の語線２０へ供給できる。それらの端子には破線
で相互接続線が接続されているから、外部電流源
は示していない。あるいは、第２図の回路内の語
線２０を破線のように接続することができる。こ
の図において、語線の１番上の端子が互いに接続
され、右側語線の１番下の端子が端子３２へ接続
される。この構成においては、端子３１に供給さ
れ、トランジスタ３０によりメモリセルへ切換え
られた電流は記憶構造を通つて端子３２へ流れ、
そこから語線２０を通つて流れる。すなわちトラ
ンジスタ３０の制御の下に語線２０と記憶構造７
〜１０を同時に流れるようにする。それらの記憶
構造と語線を流れる電流により磁界が発生され、
それらの磁界が組合わされて各記憶構造における
磁化ベクトルを設定することにより、従来の方法
より電流が少くてすむように、それらの記憶構造
と語線は配置される。

０または１を表すために第２図の記憶構造内に
そのような磁化がひとたび設定されると、その記
憶された情報を後で「読出し」動作中に検出でき
る。検出する電流を端子３４へ供給し、そこから
MOSFETトランジスタ３５により記憶構造７〜
１０へ流すことができる。その検出電流は記憶構
造７と９の分岐、および記憶構造８と１０の分岐
との平行な分岐を通つて別の端子３６まで流れ
る。

この検出電流の流れの制御は、ある記憶装置に
おいては別のトランジスタを用いて助けられる。
そのトランジスタ３７は第２図においては、記憶
構造７〜１０と端子３６の間に破線でMOSFET
として示されている。

その検出電流は、２つの記憶構造（左から右へ
の電流で磁化ベクトルを設定したとすれば、記憶
構造８と９）を、トランジスタ３０により制御さ
れた電流が流れたのと同じ向きに流れるが、他の
２つの記憶構造では逆の向きに流れる。その結果
として、検出電流により発生された磁界は、２つ
の記憶構造においては磁化ベクトルを同じ向きに
回転させるが、他の２つの記憶構造では磁化ベク
トルは逆向きに回転する。（これは、書込み動作
中に発生された磁化ベクトルは、記憶構造の磁化
容易軸に完全に重なり合うことはないと仮定して
いる。このことは、記憶構造の縁部に沿う減磁磁
界の影響のために、その通りであると予測でき
る。しかし、十分にその通りではないことが判明
したならば、電流を語線２０に沿つて流して磁化
ベクトルを最初に回転させ、それに続いて検出電
流により磁化ベクトルを更に回転させることがで
きる。あるいは、磁化ベクトルを最初に回転させ
るために、ある外部磁界をコイルまたはバイアス
磁石のような別の磁界源から供給できる。） また、記憶構造中の電流路に対して種々の磁化
ベクトル角度が存在する場合には、磁気抵抗効果
により記憶構造内の抵抗値が種々となる。したが
つて、抵抗値は、第２図においては互いに離れて
いる記憶構造においては同じ向きに起るが、互い
に隣接する記憶構造においては逆の向きに起る。
その結果、記憶構造７と９の接続点に生ずる電圧
と記憶構造８と１０の接続点に生ずる電圧の間の
検出電流の流れで電圧差が生ずる。それらの場所
における電圧の差の極性はメモリセルに含まれて
いる情報により決定される。その情報が０であれ
ばその電圧差は１つの極性であり、情報が１であ
れば別の極性である。

それらの電圧差と、電圧差の極性は検出増幅器
３８により検出できる。検出増幅器３８の非反転
入力端子は記憶構造７と９の接続点へトランジス
タ３９により接続される。検出増幅器３８の反転
入力端子は記憶構造８と１０の接続点へトランジ
スタ４０により接続される。トランジスタ３９と
４０がオン状態にされると、検出増幅器３８はそ
れらの接続点の間の電圧差と、その電圧差の極性
とを検出して、それについての情報を出力端子４
１に出力できる。

記憶構造７と９、および８と９の間の各接続点
における電圧の差は、それらの各接続点に接続さ
れている２個の記憶構造により実際に形成されて
いる分圧器の中間点の逆の大きさの向きの電圧差
によるものであるから、その電圧差は１つ記憶構
造だけを用いて達成できる電圧差の約２倍であ
る。更に、トランジスタ３５を流れる検出電流の
ノイズ成分（これは避けることはできない）は、
それらの実効分圧器による電流の分割によりそれ
らの各接続点で約半分に分割される。したがつ
て、分割による２つのノイズ成分は互いに打消し
合つて、検出増幅器３８へ与えられる電気的ノイ
ズを減少する。したがつて、検出増幅器３８はよ
り少いノイズでより大きい信号を検出する。

記憶構造９と１０は、記憶構造７と８が設けら
れた場合に同じ動作を行う検出増幅器のために回
路経路を設けると便利であるが、それらの記憶構
造は厳密には必要でなく、受動型または能動型の
整合インピーダンスのような他の種類の回路部品
を代りに使用できる。それらが第３図に示されて
いる。第３図において、この目的のために適当な
１組の電子回路部品（記憶構造９の代り）がブロ
ツク４２に含まれ、適当な１組の電子回路部品
（記憶構造１０の代り）がブロツク４３に含まれ
る。ブロツク４２と４３内に含まれている部品
は、モノリシツク集積回路内、またはその上に形
成された簡単な抵抗とすることができる。また、
語線は記憶構造７と８に関連して使用できるが、
それらは第３図には示していない。

あるいは、ブロツク４２と４３に含まれている
部品は、能動電子部品とすることができ、または
能動電子部品とある種のインピーダンス部品の組
合わせとすることができる。最も簡単な実施例が
第４図に示されている。第４図において、各ブロ
ツクはバイポーラトランジスタ４２′，４３′で構
成されている。トランジスタ４２′のベースは記
憶構造８の一端へ接続され、トランジスタ４３′
のベースが対称的に記憶構造７の一端へ接続され
る。

この構成においては、トランジスタ４２′と４
３′の負荷回路において、２安定回路、またはフ
リツプフロツプがそれぞれ記憶構造７，８により
形成されている。第４図のメモリセルへの情報の
書込みを制御し、検出電流が流れている間にメモ
リセルの端子間に生ずる電圧差を検出するために
トランジスタ３０，３３が用いられる。したがつ
て、端子３１から書込み線（後では検出線）へ供
給された電流は、トランジスタ３０によりメモリ
セル内を流れることを許される。その電流は記憶
構造７と８を通つて流れ、書込み線（後では検出
線）中の端子３２へトランジスタ３３を通つて出
る。逆の情報ビツトを書込むためには電流の向き
が逆にされる。

記憶構造７，８の磁化を、それらの記憶構造を
流れる大きさが制限される電流により希望に応じ
て設定できるように、記憶装置８，９は十分に低
いインピーダンスでなければならない。そのよう
に電流の大きさが制限される理由は、トランジス
タ４２′と４２″のベース・コレクタ間接合が記憶
構造７と８の端子間に存在する時に、それらの端
子間の電圧降下がクランプされるからである。必
要があれば、または希望があれば、そのクランプ
を阻止するために、第４図に示す回路を種々変更
できる。

書込み動作が終ると、メモリセル内の情報を検
出できる。トランジスタ３５により電圧と電流を
メモリセルへ与えることができる。検出電流が記
憶構造７と８の一方を書込み電流の向きに流れる
が、他方を逆の向きに流れるから、それらの記憶
構造の抵抗値は異なる。その結果、トランジスタ
３５により記憶構造７，８に流された検出電流に
よりそれらの記憶構造中に生じた電圧降下の差に
より、トランジスタ４２′，４３′のうちの適切な
１個を「オン」状態にするために必要な電圧オフ
セツトが記憶構造７，８へ与えられる。そのよう
なスイツチングが終ると（非常に速い）、記憶構
造７，８にはるかに大きい安定状態電圧降下差が
生ずる。

トランジスタ４２′のコレクタ電圧をトランジ
スタ３０により端子３１へ与えることができ、ト
ランジスタ４３′のコレクタ電圧をトランジスタ
３３により端子３２へ与えることができる。そう
すると端子３１と３２は検出線として機能でき
る。それらの検出線はそれらの電圧の差と、その
差の極性とを出力信号として与えるために、検出
線は第２図の検出増幅器３８に類似する検出増幅
器へそれらの電圧を与える。以上の説明からわか
るように、トランジスタ３０と３３は第４図のメ
モリセルの書込み動作と、読出し動作における検
出とに関連して機能することを示した。希望によ
つては、別々の書込み線と検出線を第３図に示す
ように設けることができる。

上記した各実施例と特許請求の範囲での用語と
の関係は以下の通りである。第１接合部が記憶構
造７と８とを連結した部分で、第２接合部が記憶
構造９と１０とを及びブロツク４２と４３とを連
結した部分で、第３接合部が記憶構造７と９とを
及び記憶構造７とブロツク４２とを連結した部
分、及び第４接合部が記憶構造８と１０とを及び
記憶構造８とブロツク４３とを接続した部分に相
当する。また第１の終端領域とはある部材の一方
の端部を意味し、第２の終端領域とはその部材の
反対側の端部を意味する。さらにインピーダンス
手段とは、記憶構造９，１０、ブロツク４２，４
３を指し、第１のスイツチング手段とはトランジ
スタ３５又は３７、第２のスイツチング手段とは
トランジスタ３０又は３３で、第１及び第２の電
気的附勢源とはトランジスタ３５，３０に接続さ
れた端子３４，３１にそれぞれ接続される図示し
ない電源のことである。

【図面の簡単な説明】

第１図は差動構成で接続されたメモリセル内の
記憶構造の一部を示す斜視図、第２図は第１図の
記憶構造と、それを流れる電流を制御するスイツ
チと、検出増幅器とを含む回路図、第３図は２個
の記憶構造が非磁性インピーダンスで置き換えら
れた記憶構造を含む回路図、第４図は２個の記憶
構造がトランジスタで置き換えられた記憶構造を
含む回路図である。 ７，８，９，１０……記憶構造、１１……半導
体基板、１２，１９……絶縁層、１３……接合接
続部、１４……第１の層、１５……第２の層、１
６，１７，１８……強磁性薄膜、２０……語線、
３０，３３，３５，３７，３９，４０……トラン
ジスタ、３１，３２，３４，３６……端子手段、
３８……検出増幅器。

Claims (1)

1. 【特許請求の範囲】 １ 対向する側に２つの主面を有するある種の分
   離材料の中間層と、各中間層の主面上のメモリ膜
   とをおのおのが備え、前記メモリ膜は磁気抵抗異
   方性磁性材料であつて、第１の接合部において相
   互に電気的に接続される第１の記憶構造と第２の
   記憶構造を含む複数の記憶構造と、 第１の終端領域と第２の終端領域をおのおのが
   有し、それらの終端領域の間に選択された導電度
   の導電路が実効的に設けられる第１のインピーダ
   ンス手段および第２のインピーダンス手段にし
   て、前記第１のインピーダンス手段の第２の終端
   領域は前記第２のインピーダンス手段の第１の終
   端領域へ、第２の接合部において電気的に接続さ
   れ、前記第１の記憶構造は前記第１の接合部と第
   ３の接合部の間に電気的に接続され、前記第１の
   インピーダンス手段の第１の終端領域は前記第３
   の接合部へ電気的に接続され、前記第２の記憶構
   造は前記第１の接合部と第４の接合部の間に電気
   的に接続され、前記第２のインピーダンス手段の
   第２の終端領域は前記第４の接合部へ電気的に接
   続されている、第１のインピーダンス手段および
   第２のインピーダンス手段と、 第１の終端領域と第２の終端領域をおのおの有
   する第１のスイツチング手段および第２のスイツ
   チング手段にして、前記第１の終端領域と前記第
   ２の終端領域の間に選択された導電度の導電路を
   設けることができ、前記第１のスイツチング手段
   の第１の終端領域は、第１の電気的附勢源へ接続
   されるようになつている第１の端子手段へ電気的
   に接続され、前記第１のスイツチング手段の第２
   の終端領域は、前記第１の接合部と前記第２の接
   合部のうちの選択された１つへ電気的に接続さ
   れ、前記第２のスイツチング手段の第１の終端領
   域は第２の電気的附勢源へ接続されるようになつ
   ている第２の端子手段へ電気的に接続され、前記
   第２のスイツチング手段の第２の終端領域は前記
   第３の接合部と前記第４の接合部のうちの選択さ
   れた１つへ電気的に接続されている、第１のスイ
   ツチング手段および第２のスイツチング手段とを
   備える多重磁気構造メモリセル。