JPS6361493A - 強磁性薄膜使用のデジタルメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は強磁性薄膜メモリに関し、特に、メモリセル構
造が反磁場を減少させるように構成される強磁性薄膜メ
モリに関する。

〔従来の技術及び発明が解決しようとする問題点〕

デジタルメモリは、コンピュータ及びコンピュータシス
テムの構成要素や、デジタル信号処理システムを含む多
様な種類のデジタルシステムに広く使用されている。こ
のようなメモリは、各メモリセルの磁性材料、通常は薄
膜材料にいずれが択−的カ磁化状態としてデジタルビッ
トを記憶するという技術に基づくことができるので、有
利である。メモリは、磁化状態を判定するための誘導検
出により、又は磁化状態判定のための磁気抵抗検出によ
シ、記憶されている情報へのアクセスを可能とする強磁
性薄膜メモリであっても良い。そのような強磁性薄膜メ
モリは、メモリセルとメモリを動作させる回路との電気
的相互接続に好都合なように、モノリシック集積回路の
表面の上に設けられても良い。

強磁性薄膜メモリセルは、特にモノリシック集積回路の
表面上に設けられる場合は、記憶されるビットの密度を
著しく高くするために、通常、非常に小形に製造され、
また、ごく密接してパッケージされる。いずれか１つの
メモリセルにおける磁界は降接するメモリセルの薄膜部
分に影響を及ぼすので、磁気環境はきわめて複雑になる
と考えられる。また、メモリセルの強磁性薄膜部分は狭
いため、相轟に大きな反磁場が発生し、その結果、この
ようなセルにおいて望ましい磁化状態は不安定になって
しまう。

互いに密接してパッケージされる強磁性薄膜メモリセル
のアレイにおける隣接セル間の上述のような磁気効果は
、２つの主面を有する中間分離材料のそれぞれの主面に
異方性強磁性メモリ膜を形成したメモリセルを使用する
ことにより、かなシの程度まで改善できる。このような
構成は非常に強い「磁束閉鎖」を起こさせるので、１つ
のセルで発生する磁界は主にそのセルのみに影響するよ
うに制限される。この制限は、分離材料及び強磁性メモ
リ膜を十分に薄く形成することにより、さらに−段と強
化される。

多くの場合、このようなデジタルメモリは、多数のメモ
リセルをビット構造接合部で互いに端部と端部を合わせ
た形で直列に接続することにより構成される。一連の電
流ストラップ、すなわちワードラインは、１本のストラ
ップがビット構造接合部の間でそれぞれのビット構造と
交差するように、直列接続されるピッ）１７４造に対し
て直交する配置で設けられることが多い。磁気抵抗形メ
モリの場合、そのようなストラップ、すなわちワードラ
インはビット構造への情報の入力と、ビット構造に記憶
される情報の検出の双方に使用される。

これは、メモリのビット構造の磁化を設定するため又は
ビット構造に既に起こっている磁化を判定するために、
ワードラインを流れる電流を使用することによシ可能と
なる。

しかしながら、ビット構造と交差するワードラインによ
多発生される磁界に関しては、「磁束閉鎖」は存在しな
い。これは、ワードラインがビット構造の上部で交差す
るので、そのワードラインの周囲のビット構造における
磁界に関しては閉鎖された磁気経路が存在し々いためで
ある。その結果、ビット構造に非常に大きな反磁場が発
生し、情報の入力及びそのビット構造の記憶情報の検出
を共に妨げる。ワードラインを流れる電流によ多発生さ
れる磁界は、分離材料の２つの主面に設けられる強磁性
メモリ膜の各部を同じ方向に磁化しようとする。その結
果、ビット構造の端部に「自由磁極」が分布するように
な）、上述のような反磁場を発生させる。このような反
磁場はメモリの動作を大きく妨げる。

〔問題点を解決するための手段〕

本発明は、２つの主面を有する中間分離材料を使用し、
それぞれの主面に異方性強磁性メモリ膜が設けられてい
るメモリセルのビット構造を有するデジタルメモリを提
供する。メモリ膜は、メモリセル間のビット接合部で急
に終端するのではなく、ビット接合部の付近で、ビット
構造のよシ中央寄シの部分の幅より狭くなっている。

〔実施例〕

以下、添付の図面を参照して本発明の詳細な説明する。

磁性薄膜メモリを製造するのに有用な金属薄膜は、ニッ
ケルと、コバルトと、鉄の合金である。

通常、それらの金属の割合は、薄膜における磁気ひずみ
効果を大きく低減するか、又は排除し、且つそれぞれの
用途に関連する薄膜の他のいくつかの特性を改善するよ
うに選択される。考えられる１例として、薄膜の材料を
約６０パーセント（％）のニッケルと、２５パーセント
（％）のコバルトト。

１５パーセント（係）の鉄とから構成しても良いであろ
う。状況に応じて、薄膜の選択された特性を改善するた
めに、他の材料を比較的少量、合金に添加する。

このような薄膜は、真空蒸着又はその他の方法により製
造することができ、選択された一方向に向いた磁界の下
で製造すると、得られる磁性薄膜は、磁化容易軸が磁界
の向きと平行である一軸異方性を示す。非常に大きな反
磁場が発生するおそれをなくすために、上述のような薄
膜の磁化ベクトルは常に膜の平面にある。

さらに、熱力学によれば、このような薄膜の磁化は、磁
気エネルギーをできる限シ小さくするように自ら定位さ
れる。外部から磁界が印加されない場合、膜の一部の磁
化ベクトルがその膜部分の磁化容易軸に沿っていずれか
一方向を向いている磁化容易軸と平行であるときに、磁
気エネルギーは最小となる。これは、２つ以上のドメイ
ンが発生する状況、又は磁性膜にその他の境界線が現わ
れて、様々な方向に磁化する複数の境界限定領域を形成
する状況には当てはまらないと考えられる。

このような状況においては、薄膜の平均磁化は磁化容易
軸に対して幾分傾斜しているであろう。

いずれにしても、このような膜部分の状況は、外部から
磁界が印加されると変化し、その場合、薄膜の磁化ベク
トルが磁化容易軸に関して、外部磁界が存在し々い場合
に起こる傾斜の角度とは異なる角度で傾斜する向きにあ
るときに、磁気エネルギーは最小となると考えられる。

膜部分の磁化が単一のドメイン状態にあるならば、磁化
ベクトルを磁化容易軸に関して、外部から印加される磁
界により決定される角度だけ回転させることができ、こ
の回転は、磁化の大きさにほとんど影響を与えることな
く可能である。

外部磁界が膜部分に印加される状況では、総磁気エネル
ギーをほぼ判定することができる。このエネルギーの最
小値は、磁化容易軸に関する磁化ベクトルの角度を決定
する基礎として、通常はこの磁化容易軸と平行な磁界成
分及び磁化容易軸に対して垂直な磁界成分の関数として
計算することができる。

さらに、磁化ベクトル位置の不安定状態から安定状態へ
の遷移を左右する外部磁界の臨界値を求めることができ
る。このような臨界磁界に関する式は、通常はアストロ
イド（ａｓｔｒｏｉｄ）と呼ばれる内サイクロイド（ｈ
ｙｐｏｃｙｃｔｏｉｄ）の形態であることがわかってい
るので、アストロイドの内側の値を有する外部磁界は安
定角度の磁化を発生させるが、アストロイドの外側の値
を有する外部磁界は不安定状態を起こさせると思われる
。この不安定さは、磁化ベクトルが磁化容易軸の一方向
に涜って少なくともある程度は向いている状態から、少
なくともある程度は逆方向に向いている状態にとぶこと
として表わされる。このように、磁化ベクトルを磁化容
易軸に浴って一方向から他方向へ切換えるようにするこ
とができ、従って、磁化ベクトルは２つの異なる状態の
いずれか一方をとることができるので、これが２進ピツ
トを記憶するための基礎となる。

上述のような強磁性薄膜はさらに磁気抵抗を示す。薄膜
における磁化ベクトルの方向と、薄膜を流れる電流の方
向との相違は、電流の方向への有効電気抵抗の差を生じ
させる。最大抵抗は、薄膜の磁化ベクトルと電流の方向
とが平行であるときに得られ、逆に、薄膜の磁化ベクト
ルが電流の方向に対して垂直であるときは、抵抗は最小
となる。

磁気抵抗形抵抗器の抵抗は、最小値を表わす一定値に、
薄膜の電流の方向とその磁化ベクトルとが成す角度によ
って決定される付加値を加えた値によシ与えられるとい
うことができる。この付加抵抗値は、その角度の余弦の
二乗に従う。

従って、このような薄膜部分における磁化ベクトルの膜
の磁化容易軸に関する角度を変化させるために外部磁界
を利用することができ、また磁化容易軸に沿って相反す
る方向に向く磁化として起こる２つの安定状態の間で、
磁化ベクトルの切換えを発生させるような程度まで、角
度を変化させることができる。さらに、このような薄膜
における磁化ベクトルの状態を、この膜部分を介して導
かれる電流によυ起こる抵抗の変化によシ測定又は検出
することができる。これは、薄部分全メモリセルのビッ
ト記憶手段として機能させる基礎であシ、その状態は、
膜部分に印加される電流に起こる効果によシ判定される
ことになる。

しかしながら、上述の動作は、様々な反磁場効果がａ気
状況全左右する場合には、不可能となってしまうおそれ
がある。メモリセルのビット構造が実装密度を改善する
ことにより、低コスト化をはかるために、さらにコンパ
クトになシ且つ互いにより密接して配置されるに従って
、１つのセルで発生する磁界と隣接セルの磁界との相互
作用はきわめて大きくなる。このよりな作用は、通常、
磁界が、多くの場合に、隣接セルに影響する反磁場を大
きくするように作用するといり理由によシネ都合である
。

前述のように、２つの主面を有する中間分離材料を使用
し、それぞれの主面に異方性強磁性メモリ膜を設けたメ
モリセルを採用することにより、この不都合をある程度
まで抑えることができる。このような「サンドイッチ構
造」は大量の「磁束閉鎖」を提供し、それによシ、特に
膜と分離材料の厚さが十分に薄く選択されている場合は
、１つのセルで発生する磁界を主にそのセルのみに影響
を与えるように制限することができる。

しかしながら、先にも述べたように、電流によシワ−ド
ラインを介し、メモリセルビット構造を経て誘導される
磁界に関して「磁束閉鎖」が存在しないという別の問題
が生じる。この状況をさらに良く理解するために、第１
図に示される典型的なビット構造１０について考える。

このビット構造１０は、モノリシック集積回路で使用さ
れるような半導体材料基板１１の上に形成され、集積回
路の半導体材料基板１１の主面によシ支持される絶縁層
１２の上に直接配置される。集積回路のごく一部のみが
図示され、その集積回路の一部分の中でも、半導体材料
基板１１のごく一部のみが図示されている。図示される
ように、接合相互接続部１３は磁性膜と分離材料との「
サンドインチ構造」を覆うように設けられる。接合相互
接続部１３は障壁層として作用する第１の層１４と、電
流の大半を搬送する第２の層１５とから成る重複金属層
構成を有する。障壁層１４は、通常、１２００Ａの厚さ
のチタン−タングステン層でアシ、第２の層１５は、通
常、２係の銅を含有する厚さ５０００Ａのアルミニウム
合金層であると考えられる。接合相互接続部１３の一部
は絶縁層１２の露出面にもかかつている。

絶縁層１２の露出された主面に配設されるビット構造１
０は、図示されるように、下方強磁性薄膜１６と、上方
強磁性薄膜１７とから構成される。

上下の強磁性薄膜層１７及び１６は、前述のように、そ
れぞれ−軸異方性と、磁気抵抗と、わずかな磁気ひずみ
とを示し、合金から形成されている。

強磁性薄膜層１６及び１７の間には別の薄膜層１Ｂがあ
シ、これは、通常、強磁性を示さず、導体又は絶縁体の
いずれかであれば良い。しかしながら、薄膜層１８は隣
接する原子における電子スピン間の相互交換作用が強磁
性薄膜層１６及び１７の間で請合を起こして、それぞれ
の層において磁化ベクトルを一体にロックするのを阻止
しなければならない。通常、薄膜層１８には窒化シリコ
ンが使用される。絶縁層１９はビット構造１０１１’覆
するが、第１図にはその一部しか示されていない。

第１図の「サンドインチ構造」は、強磁性薄膜層１６及
び１７のいずれか一方に発生する磁界の大部分が他方の
層によシ形成される磁気経路に閉込められてしまうとい
う理由によシ、ビット構造１０の外部における磁界の減
少に関しては有効である。すカわち、強磁性薄膜層１６
及び１７のいずれか一方に発生する磁界が隣接するビッ
ト構造に与える影響は著しく減少される。

ビット構造１０の両側に磁性材料を設けるととにより、
第１図のビット構造１０において発生する磁界のさらに
多くの部分を閉込めることができる。

最後に１第１図に示されるように、絶縁層１９の主面上
にワードライン２０が配設される。ワードライン２０は
、通常、チタンータングスナン基板層の上に全体の厚さ
が５００ＯＡとなるように形成された、約２％の銅を含
有するアルミニウム合金の層から成る。実際には、第１
図のビット構造全体を核種する保護絶縁層が使用される
と考えられるが、ここには図示されていない。

ワードライン２ｏとビット構造１０との直交、強磁性薄
膜層１６及び１７の磁気抵抗特性及びできる限シ大き々
出力信号を得るのが望ましいことを考慮して、強磁性薄
膜層１６及び１７の磁化容易軸を２つの主要方向のいず
れか一方とする。強磁性薄膜層１６及び１７の磁化容易
軸を接合相互接続部１３の間でビット構造１０と平行な
向きにすれば、ビット構造１０を長手方向モードで動作
させることができる。これに対し、強磁性薄膜層１６及
び１７の磁化容易軸を第１の方向に対し垂直とし、ワー
ドライン２０と平行にした場合は、横方向モードの動作
を得ることができる。以下、磁化容易軸が接合相互接続
部１３の間に延在する中心腺に対して垂直な方向にあり
且つ全体的な動作が横方向モードになるものと仮定して
説明する。

ワードライン２０とビット構造１０とが直交していると
いうことは、また、ワードライン２０を通る電流が両端
部で接合相互接続部１３と交差するビット構造１０の長
手方向軸に沿ってビット構造１０とアラインメントされ
た磁界を発生させることを表わす。ワードライン２０の
下方で発生するそのような磁界の大部分はビット構造１
０の強磁性薄膜層１６及び１７に閉込められるが、ワー
ドライン２０の上方で発生する磁界は閉込められない。

すなわち、ワードライン２０によシ発生される磁界に関
しては「磁束閉鎖」が存在しない。

強磁性薄膜層１６及び１７は、それぞれ、そのような磁
界によυビット構造１０の長手方向軸に沿って同じ方向
に磁化されようとする。この長手力場が発生すると考え
られる。

しかしながら、この状況は、熱力学エネルギーを最小に
することを考慮すれば、予期されるより著しく大きい電
流がワードライン２０に現われない限シ起こらないであ
ろう。この熱力学エネルギーの最小化を考慮すると、磁
化がワードライン２０による磁界によシ強制される方向
に対して反転されているか、又は磁化の一部が特に反磁
場の最も強い場所であると考えられるビット構造１０の
端部の付近で上記方向に対して反転されているような磁
界境界を伴なう領域が形成されると予想できる。すなわ
ち、磁界の印加前に存在した通常の磁化状況に変化が生
じると考えられる。この状況の下では、さらに反磁場が
形成されると考えられるために、ビット構造１０の長手
方向縁部に沿って磁化がその縁部と平行に起こる部分を
除いて、磁化はワードライン２０と平行な磁化容易軸Ｋ
Ｇっており、この縁部磁化はビット構造の端部付近で幾
分か湾曲する。その後、磁界の印加時にワードライン２
０の電流のためにビット構造１０の端部付近で磁化が単
に幾分か湾曲するだけではなく、ビット構造１０の少な
くとも端部の付近く、磁気的に境界限定される様々の領
域、すなわち、反磁場効果が誘起されるために、磁化が
ワードライン２０の電流による磁界により強制されてい
る方向から逆転されてしまうほどに急激に変化するよう
な領域が形成されると予想することができる。

そのような領域が形成された結果、ビット構造１０の強
磁性薄膜層１６及び１７における磁化をほぼ一方向にさ
せるために、そのような領域が形成されなかった場合に
要求される電流と比べて著しく大きな電流がワードライ
ン２０で必要とされるととＫなる。その結果、このよう
なビット構造を使用するデジタルメモリの書込み系が複
雑になる。

ビット構造１０における磁化状態（一方向又は他方向の
磁化容易軸にほぼ漬った磁化）として予期されたものを
、そのような磁化の状態の磁気抵抗による検出を十分可
能にするように磁化角度を変化させることによって検出
する際にワードライン２０でより小さな電流が使用され
るような状況においてはさらに別の問題が起こる。磁化
が逆転される領域が存在すると、抵抗が増加する領域や
、抵抗が減少することによシ、相殺が起こるために、ビ
ット構造１０の総磁気抵抗効果が全体として低下し、従
って、検出が困難又は不可能になってしまうような領域
が形成されると考えられる。

最後に、そのように磁化が全体として又は部分的に逆転
された磁気境界限定領域がビット構造の端部付近に形成
されるばかシでなく、ビット構造の中心部分にまで延在
するような状況の下では、磁化状態は不確定になる。従
って、そのようなビット構造を有するメモリセルの情報
は夫々われてしまり。

上述の反磁状態は、ピッ構造１０が均一な幅から両端部
のゼロの幅に急激に狭まって終れるために、相当な大き
さで起こると思われる。すなわち、そのように急激な終
わりかたであるために、第１図のビット構造１０の縁部
に沿ったスピンの配向は大部分が不連続であり、有効「
自由磁極」密度の大部分は見かけの上でビット構造１Ｇ
の端部のみにまたがるように分布される。

これに対し、第２図に示されるビット構造においては、
ビット構造の端部の幅は尖端を形成するように狭められ
ている。すなわち、ビット構造１０において、ワードラ
イン２０の下方のよシ中央害シの部分の幅から尖端に向
かってテーパ状となっている。この構造では、ビット構
造の端部の形状は２本の交差する線によシはぼ境界を限
定されておシ、上述のような急激な不連続は減少して、
テーパの尖端の付近でのみ起こるので、スピンは狭まっ
てゆく強磁性薄膜層の側面によりごく漸進的に再配向さ
れ、従って、有効「自由磁極」密度の大部分は端部のテ
ーパ部分に沿って拡散する。すなわち、その結果、尖端
部の「自由磁極」の密度ははるかに低くなると思われる
。

第２図の構造において、第１図と同様の構成要素は同じ
図中符号によシ示される。ただし、ビット構造に変更が
あるので、第１図のビット構造１０は第２図ではビット
構造１０′として示され、第１図の強磁性薄膜層１６及
び１７は第２図では１６′及び１７′として示され、ま
た、第１図の中間薄膜層１Ｂは第２図では１８′として
示されている。しかしながら、ビット構造の端部の形状
のみが変更されたことを除いて、第２図の全ての構造は
第１図の場合と同じ性質のものである。

同様に、第３図においても、ビット構造に関してのみ、
その構成要素は図中符号に′を付して示される。従って
、第３図においてビット構造はｆ　Ｏ’、強磁性薄膜層
は１６′及び１７′、中間薄膜層は１８′である。第３
図は、ビット構造の幅の狭めを端部かも、第２図に示さ
れたのよシさらに先の中央部分に向かって戻しだ構成を
示し、狭まシは第３図の、はぼワードライン２０の位置
から始まっている。第２図に示される構造と、第３図に
示される構造の中間の箇所から狭まシが始まっているビ
ット構造を使用することもできる。

同様に、第４図の場合も、第１図と同様の構成要素は第
１図で使用されたのと同じ図中符号によシ示されるが、
この新しい構成においては、第１図のビット構造１０は
第４図で１０１として示されている。同様に、強磁性薄
膜層は１６′′及び１７’として示され、中間薄膜層は
１８７として示される。

第２図、第３図及び第４図の構造は、いずれも、中間薄
膜層の周囲に１磁束閉鎖」をより完全に発生させるため
に、構造の側面に沿って設けられる付加磁性材料を有し
ていて良い。

第４図のビット構造１０’は、ビット構造１０′のビッ
ト接合部の端部から、このビット構造にビット構造接合
部で接続される別のビット構造部に至るまで、強磁性薄
膜層１６７及び１７′と、中間薄膜層１８′とを連続さ
せることによシ、ビット構造の端部の主な不連続をなく
した点で異々る。このように、ビット構造１０１の端部
の幅はワードライン１０の下方のビット構造の中央部分
で維持される幅から狭められているが、接続の遮断はな
く、強磁性薄膜層１６“及び１７’の＠はゼロまで減少
されない。それらの薄膜層の部分は互いに交差する線に
よる境界線に沿い、そして２本の異なる平行線の一方に
沿ってのび、再び交差する線に達する。この構成は、第
２図及び第３図に示される構造に比べ、反磁場効果をさ
らに大きく低減させる。

第４図の構造における狭′！２シの通常の割合は、端部
領域の幅をワードライン２０の下方のビット構造１０′
の中央部分の幅の約二分の−まで狭くする程度と考えら
れる。ただし、図示されるように、接合相互接続部１３
は狭められた端部と、ビット接合部領域を介して次のビ
ット構造まで連続する狭いブリッジ部分とを覆っている
ので、隣接するビット構造の間に電気的短絡が成立する
。この短絡は、磁気抵抗効果に依存する検出動作の間の
抵抗変化によってよシ大きな検出信号が得られるように
、順次接続される一連のビット構造に沿った線抵抗を減
少させるために行なわれるものである。

しかしながら、第４図に示される形状のビット構造の接
合部では、このような接合相互接続部は必ずしも必要で
はない。このようなビット構造は、上記の接合相互接続
部がない場合でも有用な検出信号を提供するように構成
することができる。

実験によれば、デジタルメモリ構成において十分に動作
するビット構造の数はこの種のビット構造に幅を狭めら
れた端部を使用することによシ著しく改善されることが
証明されている。さらに、ビット構造に情報を入力する
目的のためにワードラインに沿って要求される電流が減
少し、必要とされる電流の量は第１図から第５図に示さ
れる構造のシーケンスに沿って単調に減少してゆく。

第２図に示されるビット構造を使用するデジタルメモリ
の一部としてのそのようなビット構造のシーケンスの一
部が第５図に示されている。水平方向の１列のそれぞれ
のピッ）０造１０′は、その列の別のビット構造に接合
相互接続部１３によシミ気的に接合される。それぞれの
列の両端部には末端部領域２１が設けられている。各列
は、末端部領域２１の間で接合相互接続部１３により電
気的に互いに直列に接続される多数のビット構造１０′
を含むことによシ、１つの記憶ライン構造を形成する。

第５図は、それぞれの列に図示されている数よシはるか
に多い非常に多くの数のそのようなビット構造があるこ
とを表わすために、縦に分断されて示されている。同様
に、第５図は、上述のようなデジタルメモリを形成する
のに図示されているよシはるかく多くの記憶ラインを含
んでいても良いことを表わすために、横にも分断されて
いる。

第５図には、それぞれの記憶ライン構造の対応するビッ
ト構造１０′ごとに１本ずつ設けられる多数のワードラ
イン２０も示されている。それぞれのワードライン２０
は、末端部２２０間で直列に接続している導体である。

各ワードライン２０はそれぞれの記憶ライン構造の対応
するビット構造１０′の各部分を覆うように形成され、
第５図には特に示されていないが、ワードライン２ｏと
ビット構造１０′の隣接する部分との間には絶縁層（１
９）が形成されている。第２図の絶縁層を第５図にも示
すならば、ワードライン２０及び末端部２２を表わす線
を除く全ての線は、それらの線によシ表わされる部分が
絶縁層の下方に位置することを示すために、点線で描か
れることになろう。

また、第５図に示される構造全体を＆うように形成され
る保護絶縁層も図示されていない。そのような層を示す
場合は、図示される全ての構造が保護絶縁層の下方に位
置することを表わすために、第５図の全ての線を点線に
しなければならないであろう。

記憶ラインの末端部２１は、各記憶ラインに接続される
一方の末端部２１がらその記憶ラインの他端に接続され
る他方の末端部まで、その記憶ラインを介して電流を供
給させる。末端部２１は、また、検出回路、書込み制御
回路、復号回路等の他の回路にも電気的に接続される。

同様に、ワードラインの末端部２２はワードラインの一
端の末端部２２から、他端に設けられる末端部までワー
ドライン２ｏを介して電流を供給させる。ワードライン
の末端部２２は、給電回路。

書込み制御回路、復号回路等の他の回路にも接続される
。

接合相互接続部１３．記憶ラインの末端部２１゜ワード
ライン２０及びワードラインの末端部２２は、全て、都
合の好い導体材料から形成することができる。第５図の
デジタルメモリの一部分は、モノリシック集積回路の他
の部分にある回路を末端部２１及び２２に都合好く接続
することができるように、モノリシック集積回路の表面
の一部に設けられるべきものであるので、集積回路に通
常使用される導体材料が適切であると考えられる。

第１図に関して、さらには第２図に及んでも述べたよう
に、チタン−タングステン基板層の上に、２パーセント
の銅を含有するアルミニウム合金層を形成すれば十分で
ある。第５図の構造におけるその他の材料は、先に第１
図及び第２図に関連して指示した通シである。

【図面の簡単な説明】

第１図は、急に終端するメモリ膜を有するメモリセルを
示す図、 第２図は、さほど急には終端しないメモリ膜を有するメ
モリセルを示す図、 第３図は、さらに漸進的に終端するメモリ膜を有するメ
モリセルを示す図、 第４図は、狭まシはするが、完全には終端しないメモリ
膜を有するメモリセルを示す図、及び第５図は、それぞ
れ、ビット接合部の付近の端部の幅が狭められているメ
モリ膜を含む本発明のメモリセルのアレイの一部を示す
図である。 １０　、１０’、　１０’、　１０’・・・・ビット構
造、１３・・・・接合相互接続部、１６，１６’、１６
’。 １６”、　１７　、１７’、　１７’、　１７”＠・・
・強磁性薄膜層、１８　、１８’、　１８’、　１８″
中・・・中間薄膜層、１９−・・−絶縁層、２０・・・
・ワードライン、２１＃・・・記憶ラインの末端部、２
２争・・−ワードラインの末端部。 特許出願人　　ハネウェル０インコーボレーテッド復代
理人　山川政樹（ほか２名） １！　　〜　−

Claims (1)

1. 【特許請求の範囲】 少なくとも一方向に電流を導通するための第１の記憶ラ
   イン末端端子対を有し、前記記憶ライン末端端子の間に
   は複数のビット構造が電気的に直列に接続され、各ビッ
   ト構造はビット接合部において少なくとも１つの別のビ
   ット構造に電気的に接続されており、前記ビット構造は
   、対向する側に２つの主面を有する１種の分離材料から
   成る中間層と、前記中間層のそれぞれの主面に設けられ
   るメモリ膜とをそれぞれ具備し、前記メモリ膜は磁気抵
   抗異方性磁性材料から成り、前記メモリ膜の幅は、前記
   ビット構造がビット接合部に電気的に接続される箇所で
   、前記ビット接合部からさらに離間した位置にある前記
   ビット構造の中央部分の幅に対して狭められているよう
   な第１の記憶ライン構造と； 少なくとも一方向に電流を導通するための１対のワード
   ライン末端端子をそれぞれ有し、前記ワードライン末端
   端子は、それぞれ、端子間に電気的に接続される１本の
   導体を有し、前記導体は前記ビット構造の中の所定の１
   つの前記中央領域において前記中間層の前記主面の一方
   に設けられる前記メモリ膜から、電気絶縁層と交差する
   ように配置される複数のワードライン構造と を具備する強磁性薄膜使用のデジタルメモリ。