JPS6313526A - 自動等化器のリセツト回路 - Google Patents
自動等化器のリセツト回路Info
- Publication number
- JPS6313526A JPS6313526A JP15617986A JP15617986A JPS6313526A JP S6313526 A JPS6313526 A JP S6313526A JP 15617986 A JP15617986 A JP 15617986A JP 15617986 A JP15617986 A JP 15617986A JP S6313526 A JPS6313526 A JP S6313526A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- synchronization
- outputs
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はリセット回路に関し、特にＰＣＭ通信装置に
使用されるデータ信号の自動等化器のリセット回路に関
するものである。
使用されるデータ信号の自動等化器のリセット回路に関
するものである。
従来、この種の自動等化器のリセット回路はフレーム同
期回路、タイマー回路およびリセットパルス発生回路か
ら構成され、フレーム同期回路からフレーム同期はずれ
情報が発生したのち、タイマー回路によりある一定時間
が経過したとき、リセットパルス発生回路が動作して一
定幅のリセットパルスを出力するものである。
期回路、タイマー回路およびリセットパルス発生回路か
ら構成され、フレーム同期回路からフレーム同期はずれ
情報が発生したのち、タイマー回路によりある一定時間
が経過したとき、リセットパルス発生回路が動作して一
定幅のリセットパルスを出力するものである。
上述した従来の自動等化器のリセット回路は、実際の回
線状況に対応することなくフレーム同期回路から出力さ
れるフレーム同期外れ情報だけで自動等化器がリセット
されるため、同期外れののちすぐにリセットを必要とし
ない場合、あるいはその逆の場合に、自動等化器の最適
等化までに費やす時間のためフレーム同期確立までに相
嶺時間を必要とするという問題点がある。
線状況に対応することなくフレーム同期回路から出力さ
れるフレーム同期外れ情報だけで自動等化器がリセット
されるため、同期外れののちすぐにリセットを必要とし
ない場合、あるいはその逆の場合に、自動等化器の最適
等化までに費やす時間のためフレーム同期確立までに相
嶺時間を必要とするという問題点がある。
この発明の自動等化器のリセット回路は、フレーム同期
回路の出力信号と保護回路の出力状態をもとにして、自
動等化器をリセットするリセットタイミングを変化させ
るようにしたものである。
回路の出力信号と保護回路の出力状態をもとにして、自
動等化器をリセットするリセットタイミングを変化させ
るようにしたものである。
この発明は、同期外れから同期再確立まで不必要な時間
をとることなく、最適時間で処理することができる。
をとることなく、最適時間で処理することができる。
図はこの発明に係る自動等化器のリセット回路の一実施
例を示すブロック図である。同図において、１は自動等
化器、２はこの自動等化器１の出力信号が入力し、フレ
ームパターン検出を行ない、その検出結果が正常である
かあるいは異常であるかの信号を出力するフレーム検出
回路、３はこのフレーム検出回路２から出力された異常
信号の入力により図示せぬカウンタがセットされてカウ
ント動作し、そのカウント内容を出力する一方、正常信
号の入力によりとの図示せぬカウンタがリセットされる
保護回路、４はこのフレーム検出回路２および保護回路
３から構成され、出力端子４ａから同期外れ情報を出力
し、出力端子４ｂから保護回路３０図示せぬカウンタの
カウント内容が出力されるフレーム同期回路、５はその
入力端子５ａにフレーム同期回路４の出力端子４＆から
出力された同期外れ情報が入力し、入力端子５ｂ′にフ
レーム同期回路４の出力端子４ｂから出力される保護回
路３０カウント内容が入力し、この同期外れ情報とカウ
ント内容によりすなわち保護回路の図示せぬカウンタが
セットおよびリセットをひんばんにくシ返し、カウント
内容が設定値に達しないとき、自動等化器１が最適等化
でないと判断し、同期外れ後すぐにリセットをかけるよ
うに出力端子５ｃからリセット駆動信号を出力し、一方
、保護回路３の図示せぬカウンタがリセットされずカウ
ント内容が設定値に達したとき、すなわち、時々断ある
いはバースト＋ｍｂによるフレーム同期はずれと判断し
、同期外れ稜同期が再確立するのを待ち一定時間同期外
れ状態が継続したとき、出力端子５ｃからリセット駆動
信号を出力する制御回路、６はこのリセット駆動信号の
入力により動作し、リセットパルスを出力するリセット
パルス発生回路である。
例を示すブロック図である。同図において、１は自動等
化器、２はこの自動等化器１の出力信号が入力し、フレ
ームパターン検出を行ない、その検出結果が正常である
かあるいは異常であるかの信号を出力するフレーム検出
回路、３はこのフレーム検出回路２から出力された異常
信号の入力により図示せぬカウンタがセットされてカウ
ント動作し、そのカウント内容を出力する一方、正常信
号の入力によりとの図示せぬカウンタがリセットされる
保護回路、４はこのフレーム検出回路２および保護回路
３から構成され、出力端子４ａから同期外れ情報を出力
し、出力端子４ｂから保護回路３０図示せぬカウンタの
カウント内容が出力されるフレーム同期回路、５はその
入力端子５ａにフレーム同期回路４の出力端子４＆から
出力された同期外れ情報が入力し、入力端子５ｂ′にフ
レーム同期回路４の出力端子４ｂから出力される保護回
路３０カウント内容が入力し、この同期外れ情報とカウ
ント内容によりすなわち保護回路の図示せぬカウンタが
セットおよびリセットをひんばんにくシ返し、カウント
内容が設定値に達しないとき、自動等化器１が最適等化
でないと判断し、同期外れ後すぐにリセットをかけるよ
うに出力端子５ｃからリセット駆動信号を出力し、一方
、保護回路３の図示せぬカウンタがリセットされずカウ
ント内容が設定値に達したとき、すなわち、時々断ある
いはバースト＋ｍｂによるフレーム同期はずれと判断し
、同期外れ稜同期が再確立するのを待ち一定時間同期外
れ状態が継続したとき、出力端子５ｃからリセット駆動
信号を出力する制御回路、６はこのリセット駆動信号の
入力により動作し、リセットパルスを出力するリセット
パルス発生回路である。
次に上記構成による自動等化器のリセット回路の動作に
ついて説明する。まず、自動等化器１から出力された出
力信号はフレーム検出回路２に入力する。そして、この
フレーム検出回路２はとの出力信号の入力により、フレ
ームパターン検出を行ない、その検出結果が正常である
か異常であるかの信号を保護回路３に出力する。ここで
、同期状態から同期外れに至るまでの過程において、フ
レーム検出回路２から出力される信号が正常と異常をひ
んばんにくシ返す状況においては保護回路３の図示せぬ
カウンタがセットおよびリセットをひんばんにくり返し
、カウント値が設定値に達しない。このため、制御回路
５は自動等化器１が最適等化でないと判断し、同期外れ
後すぐにリセットをかけるように出力端子５Ｃからリセ
ット駆動信号を出力する。したがって、リセットパルス
発生回路６はこのリセット駆動信号の入力により動作し
、リセットパルスを自動等化器１に出力する一方、同期
状態から同期外れに至るまでの過程において、フレーム
検出回路２から出力された信号が異常を連続する状況に
おいては保護回路３の図示せぬカウンタがリセットされ
ず、カウント動作し、カウント内容が設定値に達する。
ついて説明する。まず、自動等化器１から出力された出
力信号はフレーム検出回路２に入力する。そして、この
フレーム検出回路２はとの出力信号の入力により、フレ
ームパターン検出を行ない、その検出結果が正常である
か異常であるかの信号を保護回路３に出力する。ここで
、同期状態から同期外れに至るまでの過程において、フ
レーム検出回路２から出力される信号が正常と異常をひ
んばんにくシ返す状況においては保護回路３の図示せぬ
カウンタがセットおよびリセットをひんばんにくり返し
、カウント値が設定値に達しない。このため、制御回路
５は自動等化器１が最適等化でないと判断し、同期外れ
後すぐにリセットをかけるように出力端子５Ｃからリセ
ット駆動信号を出力する。したがって、リセットパルス
発生回路６はこのリセット駆動信号の入力により動作し
、リセットパルスを自動等化器１に出力する一方、同期
状態から同期外れに至るまでの過程において、フレーム
検出回路２から出力された信号が異常を連続する状況に
おいては保護回路３の図示せぬカウンタがリセットされ
ず、カウント動作し、カウント内容が設定値に達する。
このため、制御回路５は時々断あるいはバースト誤シに
よるフレーム同期外れと判断し、同期外れ後、同期が再
確立するのを待って、一定時間同期外れ状態が継続した
のち、出力端子５ｃからリセット駆動信号を出力する。
よるフレーム同期外れと判断し、同期外れ後、同期が再
確立するのを待って、一定時間同期外れ状態が継続した
のち、出力端子５ｃからリセット駆動信号を出力する。
したがって、リセットパルス発生回路６はこのリセット
駆動信号の入力により動作し、リセットパルスを自動等
化器１に出力する。
駆動信号の入力により動作し、リセットパルスを自動等
化器１に出力する。
以上詳細に説明したように、この発明に係る自動等化器
のリセット回路によれば、フレーム同期回路の出力信号
および保護回路の状態をもとにリセットパルスを出力す
るタイミングを変化させるととＫよシ、不必要な時間を
とることなく、同期外れから同期再確立を計ることがで
きるなどの効果がある。
のリセット回路によれば、フレーム同期回路の出力信号
および保護回路の状態をもとにリセットパルスを出力す
るタイミングを変化させるととＫよシ、不必要な時間を
とることなく、同期外れから同期再確立を計ることがで
きるなどの効果がある。
図はこの発明に係る自動等化器のリセット回路の一実施
例を示すブロック図である。 １・拳・−自動等化器、２・・ｅ・フレーム検出回路、
３拳・・・保護回路、４・・・・フレーム同期回路、５
・・・φ制御回路、６・・・・リセットパルス発生回路
。
例を示すブロック図である。 １・拳・−自動等化器、２・・ｅ・フレーム検出回路、
３拳・・・保護回路、４・・・・フレーム同期回路、５
・・・φ制御回路、６・・・・リセットパルス発生回路
。
Claims (1)
- 自動等化器の出力信号からフレームパターンを検出し、
その検出結果が正常であるか異常であるかの信号を出力
するフレーム検出回路と、とのフレーム検出回路の出力
信号により動作してその状態に設定される保護回路と、
この保護回路の設定状態および同期外れ信号によりリセ
ットのタイミングを制御するリセット駆動信号を出力す
る制御回路と、このリセット駆動信号の入力により動作
し、リセットパルスを出力するリセットパルス発生回路
とを備えたことを特徴とする自動等化器のリセット回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15617986A JPS6313526A (ja) | 1986-07-04 | 1986-07-04 | 自動等化器のリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15617986A JPS6313526A (ja) | 1986-07-04 | 1986-07-04 | 自動等化器のリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313526A true JPS6313526A (ja) | 1988-01-20 |
Family
ID=15622080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15617986A Pending JPS6313526A (ja) | 1986-07-04 | 1986-07-04 | 自動等化器のリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313526A (ja) |
-
1986
- 1986-07-04 JP JP15617986A patent/JPS6313526A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009673B1 (ko) | 데이타 전송 회로 | |
| JPS6313526A (ja) | 自動等化器のリセツト回路 | |
| JPH0241190A (ja) | テレビゲーム用通信システム | |
| JP2800547B2 (ja) | データ端末装置 | |
| JPH08279803A (ja) | バースト信号検出回路 | |
| JP2590694B2 (ja) | 同期切替装置 | |
| JP2682438B2 (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
| JP3516152B2 (ja) | 同期確立装置 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2605051B2 (ja) | 通信装置 | |
| JPH0823329A (ja) | フレーム同期回路 | |
| JP2648430B2 (ja) | フレーム同期確立回路 | |
| JPH03110651A (ja) | シリアルデータ処理装置 | |
| JPS6390251A (ja) | 交番信号監視回路 | |
| JPH05183541A (ja) | 伝送路二重化装置 | |
| JPH0774845A (ja) | 音声応答機能付ファクシミリ装置 | |
| JPS61287358A (ja) | 通信制御装置 | |
| JPS61287314A (ja) | スクランブラ・デスクランブラ回路 | |
| JPH04345336A (ja) | マルチフレーム同期回路 | |
| JPH04217138A (ja) | 同期制御回路 | |
| JPH0724413B2 (ja) | 伝送路状態把握方式 | |
| JPH0258946A (ja) | 伝送路の折返し試験制御方式 | |
| JPH0666776B2 (ja) | フレ−ム同期回路 | |
| JPS5933976A (ja) | フレ−ム同期パタ−ン自動選択方式 | |
| JPH02306735A (ja) | 通信制御装置 |