JPS63132683A

JPS63132683A - パチンコ機

Info

Publication number: JPS63132683A
Application number: JP9169887A
Authority: JP
Inventors: 健吉中島; 小柳　錦二; 康友新井; 石原　尚次; 小林　庸利; 保島　操; 織田　稔夫; 神田　政男; 仁森田; 高橋　貞行; 金井　桃次郎; 藤田　礼治; 六本木　忠; 清大谷; 二郎林
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-04-14
Filing date: 1987-04-14
Publication date: 1988-06-04
Also published as: JPH0519432B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、特定入賞口への入′ｔｔＫよって可動片が作
動し、この間に継続入賞口にパチンコ球が飛入したとき
、所定時間内の入賞装置の入賞確率を増大させる状態を
維持し始め、該入賞装置の入賞確率増大状態中に継続入
賞口にパチンコ球が再び飛入したとき、再度、最初から
入賞確率の増大状態を開始させるようＫしたパチンコ機
に関するものである。

従来、パチンコ機には入賞球により入賞装置の入賞確率
を増大させるものがある。このパチンコ機の一例として
は、特開昭６０−５４４８０号分報に開示されているパ
チンコ機がある。このパチンコ機は、入賞確率が増大さ
れている特別遊技中に継続検出器が入賞検出すると、特
別遊技が終了して次の特別遊技に移行させるようにして
いる。

しかしながら、遊技性を向上させるためには、さらに改
良を要するものである。

そこで、本発明は、特定入賞口への入賞によって可動片
が作動し、この間に継続入賞口にパチンコ球が飛入して
所定時間内で入賞装置の入賞確率増大状態が維持されて
いる間に、さらに、前記継続入賞口にパチンコ球が飛入
したときには、再び、最初から入賞確率の増大状態が所
定時間内維持されることを特徴とすることにより、遊技
者の遊技意欲を減退させることがないパチンコ機を提供
することを目的とする。

上記の特徴から特定入賞口への入賞により可動片を開閉
動作させて継続入賞口に入賞し易くさせ、この間に継続
入賞口に入賞すると、再度、最初から可動片が開閉動作
を行なうことによって入賞確率の増大状態が維持される
ので遊技性が向上する。

以下、本発明の一実施例について説明する。

第１図において、１は本発明に係る入賞装置で、この入
賞装置１の中央には、枢軸１ｆｉ、１ｂを起点として、
パチンコ球を拾う方向に開成する可動片としての案内羽
根１（，１ｄが設けられている。すなわち、案内羽根１
ｃは、最大限水平になるまで反時計方向に回動し、案内
羽根１ｄは最大限水平になるまで時計方向に回動する。

この案内羽根１（，１ｄは、第２図に示すようにンレノ
イド２ａ、２ｂの一部を構成するロッド２ｃ、２ｄと連
係されている。案内羽根１ｃ。

１ｄｉｊ、このンレノイド２ａ、２ｂが駆動されること
によって、開成されるものである。入賞装置１の下部に
は、仕切り板３．５が立設され、この仕切り板５，３の
間は継続入賞口４とされており、この継続入賞口４には
、後述する第２の入賞確率増大状態である１８回動作を
行なわせるために継続入賞検出器としての１８回動作入
賞球スイッチ５が設けられている。この他にも、他の二
つの特定入賞口（図示路）が設けられていて、この他の
−の特定入賞口には、第３図に示すように、後述する第
１の入賞確率増大状態である１回動作を行なわせるため
の特定入賞検出器としての１回動作入賞球スイッチ６が
設けられ、この他の二の特定入賞口には、第３図に示す
ように、後述する第１の入賞確率増大状態である２回動
作を行なわせるため、に特定入賞検出器としての２回動
作入賞球スイッチ７が設けられている。入賞装置１の前
面には、発光ダイオード８ａ〜８ｇが配置されている。

第３図は、ンレノイド２ａ、２ｂの制御回路を示すもの
で、９はクリップフロツブ回路、１０は８ビツトバイナ
リカウンタ回路、１１ｉｊシュミット回路、１２は遅延
回路、１３はリセット解除制御回路、１４）ｉシフトレ
ジスタ、１５はリセットタイミング回路、１６はクロッ
ク発掘回路、１７は発光ダイオード点滅回路、１８は効
果音発生回路であり、そして、７リツプフロツブ回路９
．８ビツトバイナリカウンタ回路１０、シュミット回路
１１、遅延回路１２、シフトレジスタ１４、リセットタ
イミング回路１５、クロック発振回路１６、等で入賞確
率増大回路を概略構成している。

入賞確率増大回路は他の回路構成を加えた第１入賞行使
装置および第２入賞行使装置を含み、これらは機能的に
それぞれについて重複した回路構成となっている。まず
、第１入賞行使装置は少なくともクリップフロップ回路
９、オア回路１９，２０、遅延回路１２、リセット解除
制御回路１３．８ビツトバイナリカウンタ回路１０の構
成となっている。

第２入賞行使装置は、少なくともシュミット回路１１、
フリツプフロツプ回路９、オア回路１９、２０、遅延回
路１２、リセット解除制御回路１３．８ビツトバイナリ
カウンタ回路１０、シフトレジスタ１４、インバータ素
子２２の構成となっている。

さらに、遊技振分制御装置は、概ね、８ビツトバイナリ
カウンタ回路１０とリセットタイミング回路１５とから
構成されている。

特定入賞制御装置は、シュミット回路１１、遅延回路１
２、リセット解除制御回路１３、そして、リセットタイ
ミング回路としてアンド回路３８、ナンド回路３９、ノ
ア回路４０，４４、インバータ素子４１、ノア回路４２
の構成となっている。

継続入賞制御袋＃は、シュミット回路１１、遅延回路１
２、リセット解除制御回路１３、オア回路１９、フリッ
プフロップ回路９、さらにリセットタイミング回路とし
てアンド回路４３の構成となっている。

以下、これらの各回路の構成及び機能を説明する。

フリップフロップ回路９は、セット端子Ｓ０゜ｓｌ、　
Ｓ、、　Ｓ、と、出力端子Ｑｏ、　Ｑｔ、　Ｑｚ、　Ｑ
ｓと、リセット端子Ｒ０，Ｒ，、Ｒ宜、Ｒ１と、接地端
子Ｅ０と、を有しており、ここでは、セット端子Ｓ３、
リセット端子Ｒ３、出力端子Ｑｓｔ−を使用していない
。電源電圧ＶＤＤは、抵抗群を介して、セット端子Ｓｏ
。

”１ｓ及びシュミット回路１１に接続されている。

電源電圧ＶＤＤは、高電位側とされ、各スイッチ６、　
７．　５が、第５図に示すように開成状態にるるときに
は、セット端子Ｓ６ｓ　ｓ、、　ｓ、はＨ入力されてい
る。セット端子Ｓ０は、スイッチ６が閉成すると、Ｈか
らしとなるようにされ、セット端子Ｓｌは、スイッチ７
が閉成するとＨからＬとなるようにされ、セット端子Ｓ
鵞は、スイッチ５が閉成するとＨからＬとなるようＫさ
れている。

各出力端子Ｑ０〜Ｑ、は、各セット端子Ｓ、−Ｓ、がＨ
のとき、Ｌ出力とされ、各セット端子Ｓ、％Ｓ、がＬの
とき、Ｈ出力とされている。１９．２０はオア回路であ
る。オア回路１９は、フリップ７０ツブ９の出力端子Ｑ
ｏ　＝　Ｑｘの少くとも１つがＨのときＨ出力されるも
ので、オア回路２０は出力端子Ｑｌ、　Ｑ！のいずれか
１つがＨのときＨ出力するものであり、これらのオア回
路１９．２０は、リセットタイミング回路１５の各構成
要素の出力を禁止する機能を有している。シュミット回
路１１Ｆｉ、オアゲート２１を有しており、第１入賞行
使装置および第２入賞行使装置を制御するリセット解除
制御回路１５はナントゲートから構成され、ナントゲー
ト１３の一入力端子には、シュミット回路１１の出力が
入力され、ナントゲート１５の他の入力端子には、遅延
回路１２を介してオア回路１９の出力が入力されている
。遅延回路１２は、抵抗コンデンサ群から構成されてお
り、この遅延回路１２の機能は、８ビツトバイナリカウ
ンタ回路１０の構成と共に説明する。

８ビツトバイナリカウンタ回路１０は、リセット端子Ｒ
ａ、　Ｒｂと、出力端子Ｑｏａ−Ｑｓ＠ｓ　Ｑｏｂ〜Ｑ
３ｂと、入力端子Ｅａ、　Ｅｂとを有している。入力端
子Ｅａは、第４図に示すようなりロンク信号を発生する
クロック発振回路１６に接続されていて、各出力端子Ｑ
ｏａ””ＱｓＢは第４図に示すような矩形信号を発生す
るようにされている。

出力端子Ｑ。ａは、クロック信号の周期の２倍の周期を
有し、第１番目のクロック信号が入力されたときに出力
する機能を有し、出力端子Ｑ１．は、クロック信号の周
期の４倍の周期を有し、第２番目のクロック信号が入力
されたときに出力する機能を有し、出力端子Ｑｉは、ク
ロック信号の周期の８倍の周期を有し、第４番目のクロ
ック信号が入力されたときに出力する機能を有し、出力
端子ＱｓＢは、クロック信号の周期の１６倍の周期を有
し、第８番目のクロック信号が入力されたときく出力す
る機能を有するものである。

出力端子Ｑ３ａの出力は、入力端子Ｅｂに入力されてお
り、出力端子Ｑｏｂは、第５図に示すように出力端子Ｑ
ｓ１からの矩形信号の２倍の周期を有しており、出力端
子Ｑ３ａからの矩形信号の第１番目の出力信号によって
出力する機能を有し、出力端子Ｑｌｂｉｌｔ１ここでは
使用されておらず、出力端子Ｑ２ｂは、出力端子Ｑｓ７
１からの矩形信号の８倍の周期を有しておシ、出力端子
Ｑ３ａからの矩形信号の第４番目の出力信号が入力され
たときに出力する機能を有し、出力端子Ｑｓｂは、出力
端子Ｑ３ａからの矩形信号の１６倍の周期を有しており
、出力端子ＱｓＢからの矩形信号の第８番目の出力信号
が入力されたときに出力する機能を有し、出力端子Ｑ３
ｂの出力は、インバータ素子２２を介してシフトレジス
タ１４の入力端子ＣＰに入力されている。

シフトレジスタ１４は、前記入力端子ＣＰ１リセット端
子Ｒ１電源電位端子Ｄ１出力端子Ｑｏ、　Ｑｔ、　Ｑｓ
を有しておシ、リセット端子Ｒには、ナントゲート１３
からの出力が入力され、電源電位端子りは電源ＶＤＤと
接続されている。

シフトレジスタ１４の出力端子Ｑ０は、第５図に示すよ
うに、出力端子Ｑ３ａからの矩形信号の３２倍の周期を
有しており、出力端子Ｑｓａからの第１６番目の矩形信
号が入力されたときに出力する機能を有するものである
がここでは使用されておらず、出力端子Ｑ１は、出力端
子Ｑ３３からの矩形信号の６４倍の周期を有しており、
出力端子Ｑｓ３からの第３２番目の矩形信号が入力され
たときに出力する機能を有し、出力端子Ｑ！けここでは
使用されていない。

８ビツトバイナリカウンタ回路１０のリセット端子Ｒａ
は、遅延回路１２に接続されており、オア回路１９から
の出力は、ここでは１ｌＬ５秒遅れてリセット端子Ｒａ
に入力されるようになっている。このリセット端子Ｒａ
は、その入力がＬのとき出力端子ＱｏＢからの出力を解
放するものであり、その入力がＨのときにＱ（ｌａの出
力を禁止するものである。

前記８ビツトバイナリカウンタ１０のリセット端子Ｒｂ
Ｋは、ナントゲート１３の出力が入力されており、リセ
ット端子Ｒｂの入力がＨのときに、出力端子Ｑ。ｂから
の出力は禁止され、リセット端子Ｒｂの入力がＬのとき
に出力端子Ｑ。ｂからの出力は解放されるものである。

そして、リセット端子Ｒｈの入力は、リセット端子Ｒａ
の入力がＨとなると同時にＬとなるようにされている。

発光ダイオード点滅回路１７は、２個のシフトレジスタ
２３．２４と、オア回路群２５と、発光ダイオード駆動
回路２６と、発光ダイオード群２７とから概略構成され
ている。

シフトレジスタ２３は、入力端子り、ＣＰとリセット端
子Ｒと出力端子Ｑｏ”＝　Ｑｓとを有しており、シフト
レジスタ２Ｓのリセット端子Ｒには、フリップフロップ
回路９の出力端子Ｑ２からの出力が入力されておシ、入
力端子ＣＰには、８ビツトバイナリカウンタ回路１０の
出力端子ＱｏＢからの出力が入力されている。

シフトレジスタ２３の出力端子Ｑ０〜Ｑ、からの出力は
、ノア回路２８を介してシフトレジスタ２３の入力端子
りに帰還され、出力端子Ｑｏからの出力はオア回路２９
とオア回路３５とに入力され、出力端子Ｑ１からの出力
はオア回路３０とオア回路３４とに入力され、出力端子
Ｑｔからの出力はオア回路３１とオア回路３５とに入力
され、出力端子Ｑｓからの出力はオア回路５２に入力さ
れている。

発光ダイオード駆動回路２６は、入力端子Ｉ０〜■６と
出力端子Ｑｏ　’＝　Ｑｓとを有しており、オア回路２
９Ｆｉ出力端子Ｑｏからの出力を制御するものであり、
オア回路３０は出力端子Ｑ１からの出力を制御するもの
であり、オア回路５１は出力端子Ｑ２からの出力を制御
するものであり、オア回路３２＃：を出力端子Ｑｓから
の出力を制御するものであり、オア回路３５は出力端子
Ｑ４からの出力を制御するものであシ、オア回路３４は
出力端子Ｑｓからの出力を制御するものであり、オア回
路３５は出力端子Ｑ６からの出力を制御するものであっ
て、発光ダイオードａａ、ａｇはシフトレジスタ２３の
出力端子Ｑ０からの出力により点滅制御され、発光ダイ
オード８ｂ、８ｆａシフトレジスタ２３の出力端子Ｑ１
からの出力により点滅制御され、発光ダイオード８ｃ、
８ｅはシフトレジスタ２３の出力端子Ｑ、からの出力に
より点滅制御され、発光ダイオード８ｄｔｉシフトレジ
スタ２５の出力端子Ｑ、からの出力により点滅制御され
、発光ダイオード群２７は、第１図に示すように各ダイ
オード列が上下から中央に向って点滅状態が実現される
ようにされ、ノアゲート２８は、この各ダイオ一ド列が
上下から中央に向って点滅状態が実現完了した後にこれ
をもう一度最初から繰返させる機能を有している。

尚、シフトレジスタ２３のリセット端子Ｒは、その入力
がＨのときに、シフトレジスタ２３の出力端子Ｑ０〜Ｑ
３からの出力を禁止する機能を有しており、発光ダイオ
ード群２７Ｆｉ、フリップフロップ回路９の出力端子Ｑ
ｘからの出力がＨのときには、全て消灯される。

シフトレジスタ２４は、リセット端子Ｒａ、　Ｒｂと、
入力端子Ｃａ、　Ｃｂ、　Ｄｂと出力端子Ｑｏａ−Ｑｓ
ａｓＱｏｌ）−Ｑｚｌ）とを有している。

シフトレジスタ２４のリセット端子Ｒａ、　Ｒｈには後
述するノアゲート３６の出力が入力されており、このノ
アゲート３６１Ｃ１ｄ、フリツプフロツプ回路９の出力
端子Ｑ！からの出力が入力されている。ノアゲート３６
Ｆｉこの出力端子（ｈからの出力がＬのときに出力がＨ
となり、シフトレジスタ２４がリセットされることにな
り、フリップフロップ回路９の出力端子Ｑ２からの出力
がＨのときに、ノアゲート３６の出力がＬとなり、シフ
トレジスタ２４はリセットが解除されるようになってい
る。したがって、シフトレジスタ２３がリセット解除状
態にあるときには、シフトレジスタ２４ｉ；ｉリセット
状態とされ、シフトレジスタ２３がす七ツ′ト状態にあ
るときＫは、シフトレジスタ２４Ｆｉリセツト解除状態
となるようにされている。

シフトレジスタ２４０入力端子Ｃａ、　Ｃｂ　Ｋｎイン
バータ素子５７を介して、シュミット回路１１からの出
力が入力されている。シフトレジスタ２４の出力端子Ｑ
ｏＢ−Ｑｓｉ）　ｓ　Ｑ４ｂ−Ｑｓｌ）は、順番にオア
回路２９〜３５にそれぞれ接続されており、出力端子Ｑ
ｓａからの出力は入力端子Ｄｂに帰還されて、出力端子
Ｑ＋ｂ−Ｑａｂはこの出力端子Ｑｓ１１からの出力を受
けて出力するようにされ、出力端子Ｑａｂからの出力は
シュミット回路１１の一部を構成するオアゲート２１の
他入力端子に入力されている。

オアゲート２１Ｆｉ、シフトレジスタ２４の出力端子Ｑ
＋ｂからの出力がＬであって、かつ、オアゲート２１０
入力端子がＨのときに、出力がＨとなり、シフトレジス
タ２４の出力端子Ｑ６ｂの出力がＬであって、かつオア
ゲート２１の一入力端子がＬのときに出力がＬとなり、
シフトレジスタ２４の出力端子Ｑｓｂの出力がＨのとき
にはオアゲート２１の一入力端子への入力がＬ或いはＨ
であるにかかわらず出力がＨとなる。

オアゲート２１は、１８回動作入賞球スイッチ５が１回
開閉成されると、出力がＨからＬとなって、シフトレジ
スタ２４の出力端子Ｑ６ａＦｉＬからＨとなる。これに
伴なって、発光ダイオード８ａが点灯されるようになっ
ている。

１８回動作入賞球スイッチ５が繰返し８回開閉されると
、この順番に発光ダイオード８ａ〜８ｇが点灯されるよ
うになっている。全ての発光ダイオード８３〜８ｇが点
灯されると、シフトレジスタ２４の出力端子Ｑａｂから
の出力がＨとなり、オアゲート２１の他入力端子の入力
はＨと々るので、１８回動作入賞球スイッチ５が８口開
閉した後は、１８回動作入賞球スイッチ５の開閉にかか
わらず、オアゲート２１の出力はＨとなって、発光ダイ
オード群２７の点灯はその後行なわれないようにされて
いる。

リセットタイミング回路１５Ｆｉ、アンド回路３８と、
ナンド回路３９と、ノアゲート４０と、インバータ素子
４１と、ノアゲート４２と、アンド回路４３と、ノア回
路４４とを有している。

アンド回路３８には８ピツトバイナリ力ウンタ回路１０
の出力端子Ｑｌｌｌと出力端子Ｑｓａとの出力が入力さ
れている。ナンド回路３９には、アンド回路３８からの
出力と８ビツトバイナリカウンタ回路１０の出力端子Ｑ
。ｂからの出力とが入力されている。ノアゲート４０に
は、ナンド回路３９からの出力とオア回路２０からの出
力とが入力されている。ノアゲート４２には、インバー
タ素子４１を介して８ビツトバイナリカウンタ回路１０
の出力端子Ｑｚｂからの出力とフリップフロップ回路９
の出力端子Ｑ！　からの出力とが入力されている。アン
ド回路４３には、８ビツトバイナリカウンタ回路１０の
出力端子Ｑ２ｂの出力とシフトレジスタ１４の出力端子
Ｑｔからの出力とが入力されており、ノア回路４４には
、ノアゲート４０と、ノアゲート４２と、アンド回路４
３との各出力と電源電圧とが入力されている。ノア回路
４４からの出力は、フリップフロップ回路９の各リセッ
ト端子Ｒ０，Ｒ１゜Ｒ７に入力されており、ノア回路４
４からの出力がＬのとき、フリップフロップ回路９の各
出力端子Ｑｏ〜Ｑ２　　の出力は禁止され、ノア回路４
４の出力がＨのときフリップフロップ回路９の各出力端
子Ｑｏ　＝　Ｑｚからの出力が解放されるようになって
いる。ノア回路４４は、ノアゲート４０，４２、アンド
回路４３、電源電圧がＬのとき出力がＨとなり、フリッ
プフロップ回路９はリセットが解除されている。

アンド回路３８とナンド回路３９とノアゲート４０とは
、ソレノイド２ａ、２ｂｉ１回動作させるリセットタイ
ミング回路とされており、インバータ素子４１とノアゲ
ート４２とは、ソレノイド２ａ、２ｂを２回動作させる
リセットタイミング回路とされており、アンド回路４３
は、ソレノイド２ａ、２ｂを１８回動作させるリセット
タイミング回路とされている。

ノアゲート４０ｄ、フリツプフロツプ回路９の出力端子
Ｑ１．Ｑ２の出力がＨのとき、その出力は常にＬとされ
ており、ノアゲート４２は、フリツプフロツプ回路９の
出力端子Ｑ、からの出力がＨのときに、その出力がＬと
なるようにされている。

ソレノイド２，１．２ｂは、スイッチング回路４５．４
６に各々接続され、スイッチング回路４５．４６はオア
ゲート４７，４８に各々接続され、オアゲート４ｙ、４
Ｂｕ８ビツトバイナリ力ウンタ回路１０の出力端子Ｑｏ
ｂに接続されている。この８ビツトバイナリカウンタ回
路１０の出力端子Ｑ。ｂは、アンド回路４９に接続され
、ノアゲート３６とアンド回路４９とは、効果音発生回
路１８を制御する機能を有しており、効果音発生回路１
８ｔｊ：、ここではソレノイド２ａ。

２ｂが１８回動作中に効果音を発生するようにされてい
る。５０は、ソレノイド２ａ、２ｂが１８回動作中であ
ることを表示する表示回路であり、ランプ５２とアンド
回路５３とから概略構成されている。

次に作用について説明する。

（り　１回動作入賞球スイッチ６．２回動作入賞球スイ
ッチ７．１８回動作入賞球スイッチ５が全て開成中であ
って、フリツプフロツプ回路９のセット端子ＳＯ＋　Ｓ
ｌ　＊　Ｒ２の入力がＨ。

オアゲート２１の一入力端子の入力がＨ１他入力端子の
入力がＬのとき。

フリツプフロツプ回路９の出力端子Ｑ０〜Ｑ！の出力は
Ｌとなっており、オアゲート２１の出力ｔｉＨであるの
で、ナントゲート１３の一入力端子にはＨが入力され、
他入力端子にＨＬが入力されて、ナントゲート１３から
はＨが出力される。そのため、８ビツトバイナリカウン
タ回路１０のリセット端子Ｒａ　の入力ＨＬとされてお
り、８ビットバイナリカウンタ回路１０のリセット端子
Ｒｂ　の入力はＨとされている。したがって、８ビツト
バイナリカウンタ回路１ａのリセット端子Ｒａのリセッ
トは解除されており、出力端子Ｑｏａからの出力は解放
されていて、クロック発振回路１６からクロック信号は
出力端子Ｑｏａから出力され、発光ダイオード群２７は
、第１図に示すように各ダイオード列が上下から中央に
向って点滅状態が繰返される。

一方、８ビツトバイナリカウンタ回路１０のリセットａ
子Ｒ１）はリセットされておシ、出力端子Ｑｏｂ−Ｑ３
ｂからの出力は禁止されていて、ソレノイド２ａ、２ｂ
は駆動されない状態にある。

（１＋ｌ　　１回動作入賞球スイッチ６が閉成され、オ
アゲート２１の他入力端子への入力がＬのとき。

１回動作入賞球スイッチ６が閉成されると、フリップフ
ロップ回路９０セツト端子ＳｏはＨからＬとされ、出力
端子Ｑｏ　　からの出力はＬからＨとされる。その出力
は、遅延回路１２を介して８ビツトバイナリカウンタ回
路１０のリセット端子Ｒａ　　に入力されると共にナン
トゲート１３の他入力端子に入力される。一方、オアゲ
ート２１は、このときＨを出力しテオリ、その出力はナ
ントゲート１３の一入力端子に入力されていて、ナント
ゲート１３からは、８ビツトバイナリカウンタ回路１０
のリセット端子ＲｈにＬが入力される。向、リセット端
子Ｒｈの入力は、リセット端子Ｒａの入力がＨとされる
と同時にＬとされる。そのため、８ビツトバイナリカウ
ンタ回路１０のリセット端子Ｒａはα５秒間リセットさ
れ、出力端子Ｑｏａからの出力は禁止される。また、８
ビツトバイナリカウンタ回路１０のリセット端子Ｒｂは
、リセットが解除されて、出力端子Ｑｏｂ　＝　Ｑｓｂ
からは第５図に示すような矩形信号が出力される。

このため、ソレノイド２ａ、２ｂは駆動されるが、アン
ド回路３８、ナンド回路３９、ノアゲート４０の１回動
作リセットタイミング回路により、ナンド回路３９から
Ｈが出力されたとき、ノア回路４４からはＬが出力され
、フリップフロップ回路９のリセット端子Ｒ，，Ｒ１＊
　Ｒ２はリセットされる（第６図参照）。

したがって、フリップフロップ回路９の出力端子Ｑｏ、
　Ｑｌ、　Ｑｔ　　からの出力は禁止されることになシ
、ソレノイド２ａ、２１）は第６図に示すようにα５秒
間だけ駆動される。

（１１２回動作入賞球スイッチ７が閉成され、オアゲー
ト２１の他入力端子への入力がＬのとき。

２回動作入賞球スイッチ７が閉成されると、フリップフ
ロップ回路９のセット端子Ｓ１　　はＨからＬとされ、
出力端子Ｑ、からの出力はしからＨとされる。その出力
は、前記（幻の場合と同様に遅延回路１２を介して８ビ
ツトバイナリカウンタ回路１０のリセット端子Ｒａに入
力されると共にナントゲート１３の他入力略子に入力さ
れる。一方、オアゲート２１はこのときＨを出力してオ
シ、その出力はナントゲート１３の一入力端子に入力さ
れていて、ナントゲート１３からは、８ビツトバイナリ
カウンタ回路１０のリセット端子ＲｂにＬが入力される
。尚、このときも、リセット端子Ｒｈの入力は、リセッ
ト端子Ｒａの入力がＨとされると（ロ）時ＫＬとされる
。

そのため、８ビツトバイナリカウンタ回路１０のリセッ
ト端子Ｒａはα５秒間リセットされ、出力端子Ｑ。ａか
らの出力は禁止される。

また、８ビツトバイナリカウンタ回路１ｏのリセット端
子Ｒｈは、リセットが解除されて、出力端子Ｑ　ｏｂ　
＝　Ｑｓｂからは第５図に示すような矩形信号が出力さ
れる。

このため、ソレノイド２ａ、２ｂは駆動されるが、イン
バータ素子４１、ノアゲート４２０２回動作リセットタ
イミング回路により、ノアゲート４２からＨが出力され
たとき、ノア回路４４からはＬが出力され、フリップフ
ロップ回路９のリセット端子Ｒ６＋　Ｒ１＋　Ｒ２はリ
セットされる（第７図参照）、したがって、フリップフロップ回路９の出力端子Ｑｏ、
　Ｑｔ、　Ｑｚからの出力は禁止されることになり、ソ
レノイド２ａ、２１）は、第７図に示すように１８秒間
ずつ２回だけ駆動される。以上、案内羽根１（，１ｄの
１回または２回動作は第１状態である。

ｆ＋ｖＪ　　１８　ＩＰ］動作入賞球スイッチ５が閉成
されるとき。

１８回動作入賞球スイッチ５が閉成されると、オアゲー
ト２１の一入力端子には瞬間的にＬが入力され、このと
き該オアゲート２１の他入力端子にはシフトレジスタ２
４の出力端子ＱａｂからＬが入力されていて、オアゲー
ト２１からはＬが出力される。その出力はナントゲート
１３の一入力端子に入力され、このとき、案内羽根１（
，１ｄが１回及び２回動作の途中であればナントゲート
１３の他入力端子にはＨが入力されていることからナン
トゲート１５からは、瞬間的にＨが出力され、その出力
は８ビットバイナリ−カウンタ回路１０のリセット端子
Ｒｂに入力される。そのためリセット端子Ｒｈは瞬間的
にリセットされ、８ビットバイナリ−カウンタ回路１０
の出力端子Ｑ。ｂからの出力は禁止される。したがって
、１回及び２回動作の途中で１８回動作入賞球スイッチ
５が閉成されると、その時点で１回及び２回動作は直ち
に終了する。また、オアゲート２１からの出力は、フリ
ップフロップ回路９のセット端子Ｓ宜　に入力され、出
力端子Ｑ、からはＨが出力される。その出力Ｈは、オア
回路２０、オア回路１９、遅延回路１２を介して前記（
１旧−）同様、８ビツトバイナリカウンタ回路１０のリ
セット端子Ｒａに入力されると共にナントゲート１３の
他入力端子に入力される。一方、このときには、１８回
動作大貫球スイッチ５は開成しておシ、オアゲート２１
の一入力端子にはＨが入力され、オアゲート２１からは
Ｈが出力されて、ナントゲート１３の一入力端子はＨと
されていて、ナントゲート１３からはＬの出力が８ビツ
トバイナリカウンタ１０のリセット端子Ｒｈに入力され
る。

尚、このときも、前記＋ＩＩＨ町同様、リセット端子Ｒ
ｈの入力は、リセット端子Ｒａの入力がＨとされると同
時にＬとされる。

そのため、８ビツトバイナリカウンタ回路１０のリセッ
ト端子Ｒａはリセットされ、出力端子Ｑｏａからの出力
は禁止される。また、８ビツトバイナリカウンタ回路１
０のリセット端子Ｒｈはリセットが解除されて、出力端
子Ｑ　ａ　ｂ　＝　Ｑ　ｓ　ｂからは第５図に示すよう
な矩形信号が出力される。

このため、ソレノイド２ａ、２ｂは駆動されるが、アン
ド回路４３の１８回動作リセットタイミング回路により
、該アンド回路４３からＨが出力されたとき、ノア回路
４４からはＬが出力され、フリップフロップ回路９のリ
セット端子ＲＯ，Ｒ１９Ｒ１はリセットされる（第８図
参照）。

したがって、フリップフロップ回路９の出力端子Ｑｏ、
　　Ｑｌ、　　Ｑｌからの出力は禁止されることになシ
、ソレノイド２ａ、２ｂは、第８図に示すようにα８秒
ずつ１８回だけ駆動される。このように、案内部材１（
，１ｄの１８回開閉動作は、第２状態である。

なお、案内羽根１（，１ｄの１８回動作中は、オア回路
１９の出力がＨとなっておシ、１８回動作中に特定入賞
口への１回及び２回動作の入賞があってもオア回路１９
の出力はＨのまま変化せず、したがってバイナリカウン
タ回路１０はリセットされず、１回動作入賞球スイッチ
６及び２回動作入賞球スイッチ７による１回及び２回動
作の間の入賞による信号は無視されて１８回動作がその
！ま続行される。

ノア回路４４からの出力は、フリップフロップ回路９の
リセット端子Ｒｏｗ　Ｒ１＋　Ｒ，に入力されているた
めに１８回動作中に特定入賞口による１回及び２回動作
の入賞があったとしても、１８回動作終了時に７リツプ
７０ツブ回路９の出力ＱＯ，Ｑｌ、　（ｂが全てリセッ
トされるので、１８回動作終了後、当該動作中の１回お
よび２回動作の入賞による１回及び２回動作は行なわれ
ない。

また、ンレノイド２ａ、２１）が駆動中に、１８回動作
入賞球スイッチ５が再び閉成されたときは、オアゲート
２１の入力端子には、該１８回動作入賞球スイッチ５の
閉成により瞬間的にＬが入力され、オアゲート２１から
はそれに応じて瞬間的にＬが出力される。その出カバナ
ントゲート１３の一入力端子に入力され、ご　とき該ナ
ントゲート１５の個入力端子にはＨが入力されているこ
とから、ナントゲート１５からは瞬間的にＨが出力され
、その出力は８ビツトバイナリカウンタ回路１０のリセ
ット端子Ｒｈに入力される。そのため、リセット端子Ｒ
ｂは瞬間的にリセットされ、８ビツトバイナリカウンタ
回路１０の出力端子Ｑｏｂからの出力は瞬間的に禁止さ
れる（第９図参照）。

したがって、８ビツトバイナリカウンタ回路１０の出力
端子Ｑｏｂからの１８回動作矩形信号は、第９図に示す
ように、再度、最初から開始される。

フリップフロップ回路９の出力端子Ｑ２　からのＨの出
力は、頁に、シフトレジスタ２３のリセット端子Ｒに入
力されると共にノアゲート３６に入力される。そのため
、シフトレジスタ２５の出力端子Ｑｏ＝Ｑｓからの出力
は禁止され、発光ダイオード８ａ〜８ｇは全て消灯する
一方、ノアゲート３６からは、Ｌが出力され、その出力
はシフトレジスタ２４のリセット端子Ｒａ、ＲｂＫ入力
されて、該リセット端子Ｒｓｓ、Ｒｂのリセットは解除
される。このとき、シフトレジスタ２４０入力端子Ｃａ
、Ｃｂには、インバータ素子３７を介して％　１８回動
作入賞球スイッチ５の閉成に伴うオアゲート２１からの
出力が入力されることになシ、シフトレジスタ２４の出
力端子ＱｏａからはＨが出力され、これに伴って、発光
ダイオード８ａが点灯される。以下、同様に１８回動作
入賞球スイッチ５が繰返し８回開閉されると、この順番
に発光ダイオード８ｂ〜８ｆが点灯される。

全ての発光ダイオード８３〜８ｇが点灯されると、シフ
トレジスタ２４の出力端子Ｑ＠ｂからＦｉＨが出力され
、オアゲート２１の個入力端子の入力はＨとされる。そ
のため、オアゲート２１の出力は、１８回動作入賞球ス
イッチ５が８回開閉成した後は、１８回動作入賞球スイ
ッチ５の開閉にかかわらずＨとされ、発光ダイオード群
２７の点灯はその後行われない。

なお入賞確率が増大する状態は、１８回動作入賞球スイ
ッチ５に入賞しない場合、上記したように案内羽根の１
回動作および２回動作、さらに１８回動作で終了してい
るが第２状態では、入賞装置の入賞領域に所定個数のパ
チンコ球（例えば、１０個）が入賞することにより終了
させてもよい。

上記の構成によってなるものであるから第１の発明では
、特定入賞口への入賞によって創出され、入賞確率が増
大する第１状態中において、継続入賞口に入賞すると特
定入賞制御装置によって第１状態を直ちに停止させるの
で遊技内容が機能的に明確となシ遊技性が向上する。第
２の発明では、第１状態が継続中に継続入賞口へ入賞す
ると第１状態よりも入賞確率が増大する第２状態が創出
され、このＷ１２状態が継続中にｇ続入賞口へ入賞する
と継続中の第２状態は、継続入賞制御装置によって直ち
に停止されることから遊技の進行を早めるので遊技性が
向上する。第３の発明では、第１状態が継続中に継続入
賞口へ入賞すると、特定入賞制御装置によって第１状態
は直ちに停止されて、第２入賞行使装置が行動し、第２
状態が創出され、ｆａ２状態が継続中に継続入賞口へ入
賞すると継続中の第２状態は直ちに停止して新たな第２
状態を最初から実行するので入賞し易い状態から、さら
に入賞し易い状態が割出されるので遊技意欲が促進され
て遊技性が向上する。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す概略正面図、＠２図は、本考案の一実施例を示す概略斜視図、第３図は、本考案に使用する制御回路図、第４図、第５
図は、それぞれ８ビツトバイナリカウンタ回路から出力
されるクロック信号の信号波形図、第６図は、ソレノイドに１回開閉動作を行わせる場合の
一連の信号波形図、第７図は、ソレノイドに２回開閉動作を行わせる場合の
一連の信号波形図、第８図は、ソレノイドに１８回開閉動作を行わせる場合
の一連の信号波形図、第９図は、ソレノイドが１８回開閉動作中に１８回動作
入賞球スイッチが開閉された場合のの一連の信号波形図
である。

Claims

【特許請求の範囲】

（１）遊技盤に入賞装置と、特定入賞口とを配設し、該
入賞装置に継続入賞口と該継続入賞口に対して開閉自在
な可動片とを設け、前記特定入賞口と継続入賞口とのそ
れぞれに特定入賞検出器と継続入賞検出器とを対応させ
て設け、前記特定入賞検出器の入賞検出に応じて前記可
動片の開閉動により前記継続入賞口に入賞し易くするた
めの第１状態を創出させる第１入賞行使装置を設け、さ
らに、前記継続入賞検出器の入賞検出によつて前記第１
状態を直ちに停止させる特定入賞制御装置を設けたこと
を特徴とするパチンコ機。
（２）遊技盤に入賞装置と、特定入賞口とを配設し、該
入賞装置に継続入賞口と該継続入賞口に対して開閉自在
な可動片とを設け、前記特定入賞口と継続入賞口とのそ
れぞれに特定入賞検出器と継続入賞検出器とを対応させ
て設け、前記特定入賞検出器の入賞検出に応じて前記可
動片の開閉動により前記継続入賞口に入賞し易くするた
めの第１状態を創出させる第１入賞行使装置を設け、前
記継続入賞検出器による入賞検出で前記第１状態よりも
前記継続入賞口に入賞し易い第２状態を創出させる第２
入賞行使装置を設け、さらに、前記継続入賞検出器の入
賞検出によつて継続中の前記第２状態を直ちに停止させ
る継続入賞制御装置を設けたことを特徴とするパチンコ
機。
（３）遊技盤に入賞装置と、特定入賞口とを配設し、該
入賞装置に継続入賞口と該継続入賞口に対して開閉自在
な可動片とを設け、前記特定入賞口と継続入賞口とのそ
れぞれに特定入賞検出器と継続入賞検出器とを対応させ
て設け、前記特定入賞検出器の入賞検出に応じて前記可
動片の開閉動により前記継続入賞口に入賞し易くするた
めの第１状態を創出させる第１入賞行使装置を設け、前
記継続入賞検出器による入賞検出で前記第１状態よりも
前記継続入賞口に入賞し易い第２状態を創出させる第２
入賞行使装置を設け、さらに、前記継続入賞検出器の入
賞検出によつて前記第１状態を直ちに停止させる特定入
賞制御装置と前記継続入賞検出器の入賞検出によつて継
続中の前記第２状態を創出させる前記第２入賞行使装置
を直ちに停止させる継続入賞制御装置とを設けたことを
特徴とするパチンコ機。