JPS63126252A - 紫外線消去型プログラマブルromicの製造方法 - Google Patents

紫外線消去型プログラマブルromicの製造方法

Info

Publication number
JPS63126252A
JPS63126252A JP62145041A JP14504187A JPS63126252A JP S63126252 A JPS63126252 A JP S63126252A JP 62145041 A JP62145041 A JP 62145041A JP 14504187 A JP14504187 A JP 14504187A JP S63126252 A JPS63126252 A JP S63126252A
Authority
JP
Japan
Prior art keywords
ceramic
romic
ultraviolet
recess
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62145041A
Other languages
English (en)
Inventor
Hajime Murakami
元 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62145041A priority Critical patent/JPS63126252A/ja
Publication of JPS63126252A publication Critical patent/JPS63126252A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は紫外線消去型プログラマブルROMICの製造
方法に関する。
従来、紫外線消去型プログラマブNROMICのパッケ
ージとしては、ベレットを配置したセラミックベース上
に、光線透過ガラス窓を有するコバールキャップを配置
して、これをA u −S n封止どしたものがある。
例えば、この封止構造はアメリカ特許第3,924,2
46号に示されている。このパッケージの欠点は封止の
ためにAuすなわち金を用いるので高価になることであ
る。また、組立工程が多くなるという欠点がある。
本発明の目的はパッケージの封止のためにAuを用いる
ことなく、したがって安価に製作しうる紫外線消去型プ
ログラマブルROMICの製造方法を提供することにあ
る。
この目的を達成するために、本発明の製造方法によれば
、以下の工程から成ることを特徴とする。
すなわち、 (al  セラミックペース主表面の凹部内に受光部を
有する紫外線消去型プログラムROMICチップを取付
け、かつ前記セラミックベース主表面の凹部の周辺から
該セラミックベースの外方へ導出される複数のリードを
封止用ガラス層によって固定し、かつ凹部の周辺に位置
する前記複数のリードの端部なボンディングワイヤによ
って前記ROMICチップに電気的接続してなるセラミ
ックベースの構造体を用意する工程と、 (bl  前記セラミックペース主表面に対応した太き
さを持つセラミックキャップに対し、前記セラミックペ
ース主表面の凹部内に取付けされる前記ROMICチッ
プの受光部に対応した位置において、前記受光部に照射
すべき紫外線を透過するためのガラス窓を埋込みし、前
記ガラス窓が埋込みされた前記セラミックキャップの周
辺部において封止用ガラス層を施してなるセラミックキ
ャップの構造体を用意する工程と、 (C+  前記(a)の工程によって予め形成されたセ
ラミックベースの構造体の上に前記(1))の工程によ
って予め形成されたセラミックキャップの構造体を被せ
て、前記セラミックベースおよび前記セラミックキャッ
プの封止用ガラス層によってガラス封止する工程と、 から成ることを特徴とする。
以下、図面に示す一実施例について説明する。
図は本発明の紫外線消去型プログラマブ/l/ROMI
Cの製造方法を説明するためのものであり、予め用意さ
れるセラミックベースの構造体は、セラミックベース1
1上に形成された凹所12内にベレン)(ICチップ)
13が配置されている。
ベレット13の端子はボンディングワイヤ14を介して
電装されたリード16によって外部に導出される。
他方、セラミックキャップの構造体は、キャップ17が
セラミックから成っており、ベレット13の配置される
凹所12とほぼ対応する位置および大きさで貫通穴があ
けられており、そこに紫外線透過ガラス18を埋込んだ
構成になっている。
なお、紫外線消去型プログラマプ#ROMICのパッケ
ージ以外の一般的な光半導体装置においては、光透過の
ためのガラス材料として赤外線を特に透過し易い材料が
選定され、或いは、可視光線を特に透過し易い材料が選
定されるが、これらのガラス材料は、所望の光透過特性
を得るための材料を選択するために、紫外線透過ガラス
材料の熱膨張係数が大きくなるので、セラミックキャッ
プへのガラス窓の取付けは、従来、樹脂やガラス質接着
剤を介して行なわれていた。
上記のようなベレット13およびリード16を配置した
セラミックベース11上の凹所12以外の部分と、これ
に対向するキャップ17の非ガラス部分すなわちセラミ
ック部分とに液状のガラス封止層19,21を施し、こ
の後、ベースll上にキャップ17を被せて固化させる
ことにより、ガラス封止のIC装置が完成される。すな
わち、予めガラス封止層19.21が形成されたベース
とキャップとを溶融させてガラス封止する。
上記のようなパッケージ構造の製造方法によれば、ベー
スおよびキャップな化ラミックから構成し、これらの両
者を安価なガラス層で封止することが可能となるので、
コストが大幅に低減される。
また端子リードをリードフレームによって構成すれば製
造が容易になり、この点でもコストダウンを達成するこ
とができる。
本発明の構成によれば、紫外線透過ガラスは一般に赤外
線もしくは可視光線の透過ガラスに比較して、セラミッ
クに近い熱膨張係数を有するので、セラミックキャップ
へガラス窓を埋込んでも、ガラス窓のクラックの発生も
しくは歪みを低減でき、気密性を向上させることができ
る。また、ガラス窓部を小さくできるため、その周辺長
(すなわち、ガラスとセラミックが接している部分の長
さ)を短か(できる。その為、セラミックとガラスの熱
膨張係数の差によっておこるクラックもしくは歪みをさ
らに小さくでき、さらに気密性を向上させることができ
る。
さらに、本発明の方法によれば、ROMICペレットを
有するセラミックペースの構造体を予め形成しておき、
これに予めガラス窓を埋込んだセラミックキャップの構
造体を封止用ガラスによってガラス封止するので、封止
工程が簡単となり、従って、塵埃などの異物がROMI
Cチップ表面に付着するのを防止することができる。そ
れによって、製品の歩留りを改善することができる。特
に紫外線消去型プログラマブルROMICチップでは、
その表面に付着する異物が問題となるので、歩留りもし
くは信頼性の向上の点から極めて有利7エ製造方法とな
る。
【図面の簡単な説明】
図は本発明の紫外線消去型プログラマブルROMICの
製造方法に従う工程における断面図である。 11・・・セラミックペース、13・・・ペレット、1
6・・・リード、17・・・セラミックキャップ、18
・・・紫外線透過ガラス、19.21・・・ガラス封止
層。 代理人 弁理士  小 川 勝 男 図面の浄;Y、(r、’M古:二変更なし)第  1 
 図 R 手続補正書(方式) %式% 事件の表示 昭和62年 特許願 第145041、発明の名称 紫外線消去型プログラマブルROMICの製造方法補正
をする者 事件との関係  特許出願人

Claims (1)

  1. 【特許請求の範囲】 1、(a)セラミックベース主表面の凹部内に受光部を
    有する紫外線消去型プログラムROMICチップを取付
    け、かつ前記セラミックベース主表面の凹部の周辺から
    該セラミックベースの外方へ導出される複数のリードを
    封止用ガラス層によって固定し、かつ凹部の周辺に位置
    する前記複数のリードの端部をボンディングワイヤによ
    って前記ROMICチップに電気的接続してなるセラミ
    ックベースの構造体を用意する工程と (b)前記セラミックベース主表面に対応した大きさを
    持つセラミックキャップに対し、前記セラミックベース
    主表面の凹部内に取付けされる前記ROMICチップの
    受光部に対応した位置において、前記受光部に照射すべ
    き紫外線を透過するためのガラス窓を埋込みし、前記ガ
    ラス窓が埋込みされた前記セラミックキャップの周辺部
    において封止用ガラス層を施してなるセラミックキャッ
    プの構造体を用意する工程と、 (c)前記(a)の工程によって予め形成されたセラミ
    ックベースの構造体の上に前記(b)の工程によって予
    め形成されたセラミックキャップの構造体を被せて、前
    記セラミックベースおよび前記セラミックキャップの封
    止用ガラス層によってガラス封止する工程と、 から成ることを特徴とする紫外線消去型プログラマブル
    ROMICの製造方法。
JP62145041A 1987-06-12 1987-06-12 紫外線消去型プログラマブルromicの製造方法 Pending JPS63126252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62145041A JPS63126252A (ja) 1987-06-12 1987-06-12 紫外線消去型プログラマブルromicの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62145041A JPS63126252A (ja) 1987-06-12 1987-06-12 紫外線消去型プログラマブルromicの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51149696A Division JPS5936824B2 (ja) 1976-12-15 1976-12-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS63126252A true JPS63126252A (ja) 1988-05-30

Family

ID=15376024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62145041A Pending JPS63126252A (ja) 1987-06-12 1987-06-12 紫外線消去型プログラマブルromicの製造方法

Country Status (1)

Country Link
JP (1) JPS63126252A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924246A (en) * 1974-05-15 1975-12-02 Isotronics Inc Ultraviolet-transmitting window
JPS51144182A (en) * 1975-06-05 1976-12-10 Mitsubishi Electric Corp Indirectly heated semiconductor unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924246A (en) * 1974-05-15 1975-12-02 Isotronics Inc Ultraviolet-transmitting window
JPS51144182A (en) * 1975-06-05 1976-12-10 Mitsubishi Electric Corp Indirectly heated semiconductor unit

Similar Documents

Publication Publication Date Title
US6492699B1 (en) Image sensor package having sealed cavity over active area
US6603183B1 (en) Quick sealing glass-lidded package
JPH0997888A (ja) 光学装置およびその製造方法
US6512219B1 (en) Fabrication method for integrally connected image sensor packages having a window support in contact with the window and active area
US4710797A (en) Erasable and programable read only memory devices
JPH07221278A (ja) 固体撮像素子及びその製造方法
US6515269B1 (en) Integrally connected image sensor packages having a window support in contact with a window and the active area
US6528857B1 (en) Chip size image sensor bumped package
US6509560B1 (en) Chip size image sensor in wirebond package with step-up ring for electrical contact
JPH0653462A (ja) 樹脂封合形固体撮像素子パッケージおよびその製造方法
KR20040033193A (ko) 이미지 센서용 반도체 칩 패키지 및 제조 방법
JPS63126252A (ja) 紫外線消去型プログラマブルromicの製造方法
JPS611068A (ja) 光半導体装置
US6629633B1 (en) Chip size image sensor bumped package fabrication method
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
JP2561329B2 (ja) 光結合型半導体装置
JPS62174956A (ja) プラスチツク・モ−ルド型半導体装置
JPH09107054A (ja) 半導体装置
EP0275122A2 (en) Chip package transmissive to ultraviolet light
JPH0311757A (ja) 半導体装置およびその製造方法
JPH0547988A (ja) 半導体装置
JPH0312467B2 (ja)
JPS6083337A (ja) 半導体装置の製造方法
US6620646B1 (en) Chip size image sensor wirebond package fabrication method
JPS5936824B2 (ja) 半導体装置