JPS63122241A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63122241A JPS63122241A JP27013286A JP27013286A JPS63122241A JP S63122241 A JPS63122241 A JP S63122241A JP 27013286 A JP27013286 A JP 27013286A JP 27013286 A JP27013286 A JP 27013286A JP S63122241 A JPS63122241 A JP S63122241A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- logical function
- semiconductor device
- semiconductor substrate
- desired logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005520 cutting process Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 7
- 238000009966 trimming Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000276 sedentary effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔座業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にレーザービ
ームにより所望の論理機能が実現出来るよう配線の一部
を切断するセミカスタムＬＳＩの製造方法に関する。
ームにより所望の論理機能が実現出来るよう配線の一部
を切断するセミカスタムＬＳＩの製造方法に関する。
従来、ゲートアレイ等のセミカスタムＬ８Ｉｉ、予め、
基本セルが規則的に配列された半導基板の上に、使用者
の所望の論理機能が実現出来るよう配線を工夫し、独自
のＬＳＩを炸裂している。
基本セルが規則的に配列された半導基板の上に、使用者
の所望の論理機能が実現出来るよう配線を工夫し、独自
のＬＳＩを炸裂している。
第３菌は従来のゲートアレイ工程を段切するためのフロ
ーチャートである。まず、半導体基板に対する埋込層形
成から、エピタキシャル成長、絶縁拡散、ベース形成、
エミッタ形成、コンタクト形成までの拡散工程Ａにおい
て、半導体基板上に規則的に多数の基本セルが形成され
る。基本セルは、最終製品が具備すべき論理機能によら
ず同一のものが用いられるため、同じ拡散工程を箆した
同様の半導体基板（ワエーハ）が予じめ多数準備される
。しかし、所望の論理機能を備えせしめるためには、所
望の論理機能を得るための配線パターンをＣＡＤで設計
し、第４層アルミ配線、スル−ホール形成、第２層アル
ミ配線を含む配線工程Ｂ′用のマスクが作成され、これ
らマスクを用いて基本セル間の配線が形成され、つぎに
りニーハチスト、組立、ＩＣテストの組立工程りを経て
製品ができ上シ、出荷される。
ーチャートである。まず、半導体基板に対する埋込層形
成から、エピタキシャル成長、絶縁拡散、ベース形成、
エミッタ形成、コンタクト形成までの拡散工程Ａにおい
て、半導体基板上に規則的に多数の基本セルが形成され
る。基本セルは、最終製品が具備すべき論理機能によら
ず同一のものが用いられるため、同じ拡散工程を箆した
同様の半導体基板（ワエーハ）が予じめ多数準備される
。しかし、所望の論理機能を備えせしめるためには、所
望の論理機能を得るための配線パターンをＣＡＤで設計
し、第４層アルミ配線、スル−ホール形成、第２層アル
ミ配線を含む配線工程Ｂ′用のマスクが作成され、これ
らマスクを用いて基本セル間の配線が形成され、つぎに
りニーハチスト、組立、ＩＣテストの組立工程りを経て
製品ができ上シ、出荷される。
上述した従来の半導体装置の製造方法は、所望の論理機
能を得るため、第１層アルミ配線、スルーホール形成、
第２層アルミ配線と３工程分のパターン設計、マスクあ
るいはレチクル作成、さらには、これらのマスクあるい
はレチクルを用いての基本セルの配線工程の実施が必要
であシ、これらの設計、施工には多くの工数がかかシ、
シかも、その内容が複雑であって、大量製産でない限９
、当然高価格になるという問題があった。
能を得るため、第１層アルミ配線、スルーホール形成、
第２層アルミ配線と３工程分のパターン設計、マスクあ
るいはレチクル作成、さらには、これらのマスクあるい
はレチクルを用いての基本セルの配線工程の実施が必要
であシ、これらの設計、施工には多くの工数がかかシ、
シかも、その内容が複雑であって、大量製産でない限９
、当然高価格になるという問題があった。
上記問題点に対し本発明では、多数の基本セルが規則的
に配列され、かつ、この基本セル間を結ぶ配線の一部を
切断することにより、それぞれ異なった多種類の論理機
能のりちの所望の論理機能を有する半導体装置が得られ
るよりな万能的配線を施した半製品の半導体基板を予じ
め作製しておき、顧客の注文に対応して前記半製品半導
体基板に対し、所望する論理機能に従ってその配線の一
部をレーザビームにより切断して所望の論理機能を有す
る半導体装置を製造する。
に配列され、かつ、この基本セル間を結ぶ配線の一部を
切断することにより、それぞれ異なった多種類の論理機
能のりちの所望の論理機能を有する半導体装置が得られ
るよりな万能的配線を施した半製品の半導体基板を予じ
め作製しておき、顧客の注文に対応して前記半製品半導
体基板に対し、所望する論理機能に従ってその配線の一
部をレーザビームにより切断して所望の論理機能を有す
る半導体装置を製造する。
つぎに本発明を実施例により説明する。
第１図は本発明の一実施例の製造工程の７０−チャート
である。第１図において、まず、基板に対するところの
、埋込層形成、エピタキシャル成長、絶縁拡散、エミッ
タ形成、コンタクト形成、を含む拡散工程Ａにおいて、
規則的に多数の基本セルが基板上に形成場れる。つぎに
、第１層アルミ配線、スルーホール形成、第２＃アルミ
配線、を含む配線工程Ｂにおいて、上記基本セルの数の
範囲内で、その配線の一部を切断するだけで多種類の論
理機能のうちの所望の論理機能を有する半導体装置を得
ることの可能な万能的配線を施した半製品の半導体基板
（ウェーハ）ができ上〕、特別の論理機能をもつＬＳＩ
を所望する顧客のために準備式れる。つぎに、顧客の注
文に応じ、前記半製品のウェーハを取り出し、所望の論
理機能を実現するために、配線の一部をレーザビームに
ょシ切断するレーザトリミングＣを施し、ウェーハテス
ト、パッケージ組立、ＩＣテストの組立工程りを経て完
成品を得る。
である。第１図において、まず、基板に対するところの
、埋込層形成、エピタキシャル成長、絶縁拡散、エミッ
タ形成、コンタクト形成、を含む拡散工程Ａにおいて、
規則的に多数の基本セルが基板上に形成場れる。つぎに
、第１層アルミ配線、スルーホール形成、第２＃アルミ
配線、を含む配線工程Ｂにおいて、上記基本セルの数の
範囲内で、その配線の一部を切断するだけで多種類の論
理機能のうちの所望の論理機能を有する半導体装置を得
ることの可能な万能的配線を施した半製品の半導体基板
（ウェーハ）ができ上〕、特別の論理機能をもつＬＳＩ
を所望する顧客のために準備式れる。つぎに、顧客の注
文に応じ、前記半製品のウェーハを取り出し、所望の論
理機能を実現するために、配線の一部をレーザビームに
ょシ切断するレーザトリミングＣを施し、ウェーハテス
ト、パッケージ組立、ＩＣテストの組立工程りを経て完
成品を得る。
第２図（ａ） 、 （ｂ）は上記レーザトリミングを説
明するための基板の断面図であ）、ｔず第２図（１）に
おいて、半導体基板ｌ上に、コレクタ２．ベース３゜エ
ミッタ４、コンタクト５が拡散工程で形成てれ、さらに
、第１アルミ配線６、スルホール７、第２アルミ配線８
が、配線の一部を切断することにょシ、それぞれ異なる
多種類の論理機能のうち所望の論理機能を有するＬＳＩ
を構成することが可能ならしめるような万能的配線が拡
散工程に説く配線工程に訃いて形成され、顧客の多様な
要求に対し、速かに対応できる半製品ウェーハ１０がで
き上っている。
明するための基板の断面図であ）、ｔず第２図（１）に
おいて、半導体基板ｌ上に、コレクタ２．ベース３゜エ
ミッタ４、コンタクト５が拡散工程で形成てれ、さらに
、第１アルミ配線６、スルホール７、第２アルミ配線８
が、配線の一部を切断することにょシ、それぞれ異なる
多種類の論理機能のうち所望の論理機能を有するＬＳＩ
を構成することが可能ならしめるような万能的配線が拡
散工程に説く配線工程に訃いて形成され、顧客の多様な
要求に対し、速かに対応できる半製品ウェーハ１０がで
き上っている。
このウェーハ１０に対し、顧客の所望する論理機能を備
えたＬＳＩを形成するため、配線の一部にレーザビーム
１１ｔ−照射する。このようにして、第２図（ｂ）のよ
うにレーザビーム照射にょ）配線ノ一部９１ｉ−切断す
る。てらに、半導体装置の上に保護のカバー膜を形成し
、嘔らにウェーハテスト、パッケージ組立、ＩＣテスト
などを経て完成品となる。
えたＬＳＩを形成するため、配線の一部にレーザビーム
１１ｔ−照射する。このようにして、第２図（ｂ）のよ
うにレーザビーム照射にょ）配線ノ一部９１ｉ−切断す
る。てらに、半導体装置の上に保護のカバー膜を形成し
、嘔らにウェーハテスト、パッケージ組立、ＩＣテスト
などを経て完成品となる。
なお上例はアルミ配線を行っているが、これはアルミだ
けに限るものではなく、他の導電金属や多結晶シリコン
などを用いることもできる。また、レーザビームは、切
断する配線の材質によって、ＹＡＧレーザの基本波また
はａｇ２高調波など適宜選択される。また、半導体素子
としては、上例のＢＩＰに限らずＭＯＳで６ってもよい
。
けに限るものではなく、他の導電金属や多結晶シリコン
などを用いることもできる。また、レーザビームは、切
断する配線の材質によって、ＹＡＧレーザの基本波また
はａｇ２高調波など適宜選択される。また、半導体素子
としては、上例のＢＩＰに限らずＭＯＳで６ってもよい
。
さらに上例では、配線工種後直ちに所望論理機能形成の
レーザビームトリミングを行っているが、配線工程後、
基板の上を保護膜で覆った後、この保護膜の上からレー
ザビームの照射のレーザトリミングを実施しても良い。
レーザビームトリミングを行っているが、配線工程後、
基板の上を保護膜で覆った後、この保護膜の上からレー
ザビームの照射のレーザトリミングを実施しても良い。
以上説明したように不発明は、レーザビームを用いて山
線の一部を切断することにより所望の論理機能を有する
ＬＳ １１ｃ作製することができ、従って、工程が単純
化され、かつ、ターン・アラウンド・タイムが短縮され
、製造工程の作業性が向上し、高品質の半導体装置が安
価に提供できるといり効果がある。
線の一部を切断することにより所望の論理機能を有する
ＬＳ １１ｃ作製することができ、従って、工程が単純
化され、かつ、ターン・アラウンド・タイムが短縮され
、製造工程の作業性が向上し、高品質の半導体装置が安
価に提供できるといり効果がある。
第１図は本発明の製造方法の工程順を示すフローチャー
ト、第２図（ａ） 、 （ｂ）は本発明の一実施例を工
程順に示す断面図、第３図は従来の製造方法の工程順を
示す７０−チャートである。 １・・・・・・半導体基板、２・・・・・・コレクタ、
３・・・・・・ペース、４・・・・・・エミッタ、５・
・・・・・コンタ／）、６・・・・・・第１層アルミ配
線、７・・・・・・スルーホール、８・・・・・・第２
層アルミ配線、９・・・・・・配線切断部、１０・・・
・・・半製品半導体基板、１１・・・・・・レーザビー
ム。 第１図 第３図
ト、第２図（ａ） 、 （ｂ）は本発明の一実施例を工
程順に示す断面図、第３図は従来の製造方法の工程順を
示す７０−チャートである。 １・・・・・・半導体基板、２・・・・・・コレクタ、
３・・・・・・ペース、４・・・・・・エミッタ、５・
・・・・・コンタ／）、６・・・・・・第１層アルミ配
線、７・・・・・・スルーホール、８・・・・・・第２
層アルミ配線、９・・・・・・配線切断部、１０・・・
・・・半製品半導体基板、１１・・・・・・レーザビー
ム。 第１図 第３図
Claims (1)
- 半導体基板上に規則的に多数の基本セルを形成し、さ
らにこの基本セル間を結ぶ配線の一部を切断するだけで
それぞれ異つた多種類の論理機能のうちの所望の論理機
能を有する半導体装置が得られる万能的配線を形成した
半製品の半導体基板を予じめ用意しておき、この半製品
半導体基板に対し、所望の論理機能に従つて前記万能的
配線の一部をレーザビームにより切断し所望の論理機能
を有する半導体装置を製造することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27013286A JPS63122241A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27013286A JPS63122241A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122241A true JPS63122241A (ja) | 1988-05-26 |
Family
ID=17481999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27013286A Pending JPS63122241A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122241A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756947A (en) * | 1980-09-22 | 1982-04-05 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS5939046A (ja) * | 1982-08-26 | 1984-03-03 | Toshiba Corp | ゲ−トアレイの製造方法 |
| JPS62122235A (ja) * | 1985-09-30 | 1987-06-03 | エムシーエヌシー | マイクロエレクトロニクス装置のカスタム接続形成方法 |
-
1986
- 1986-11-12 JP JP27013286A patent/JPS63122241A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756947A (en) * | 1980-09-22 | 1982-04-05 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS5939046A (ja) * | 1982-08-26 | 1984-03-03 | Toshiba Corp | ゲ−トアレイの製造方法 |
| JPS62122235A (ja) * | 1985-09-30 | 1987-06-03 | エムシーエヌシー | マイクロエレクトロニクス装置のカスタム接続形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451801A (en) | Adaptive configurable gate array | |
| US4074304A (en) | Semiconductor device having a miniature junction area and process for fabricating same | |
| US3335338A (en) | Integrated circuit device and method | |
| US5459340A (en) | Adaptive configurable gate array | |
| US3719535A (en) | Hyperfine geometry devices and method for their fabrication | |
| JPH0555484A (ja) | 半導体装置の製造方法 | |
| JPS6349376B2 (ja) | ||
| JPS63122241A (ja) | 半導体装置の製造方法 | |
| US5348902A (en) | Method of designing cells applicable to different design automation systems | |
| JPH0553299B2 (ja) | ||
| JPS63108706A (ja) | 半導体装置の製造方法 | |
| US6448125B1 (en) | Electronic power device integrated on a semiconductor material and related manufacturing process | |
| USRE30282E (en) | Double master mask process for integrated circuit manufacture | |
| JPH09199377A (ja) | チップ製造方法 | |
| JPS62150847A (ja) | 配線接続方法 | |
| JPH0382041A (ja) | 半導体集積回路の製造方法 | |
| JPH03283663A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02110967A (ja) | 半導体集積回路の製造方法 | |
| JPH05267582A (ja) | 半導体ウェーハおよび半導体装置の製造方法 | |
| JP3053103B2 (ja) | 不純物導電体回路を有する半導体装置並びに該装置の製造方法 | |
| JPS58103129A (ja) | 半導体装置の製造方法 | |
| JPS58213452A (ja) | 半導体装置とその製造法 | |
| JPS564234A (en) | Manufacture of semiconductor device | |
| Gault et al. | Solid state micrologic elements | |
| JPH05121284A (ja) | 半導体装置の製造方法 |