JPS62122235A - マイクロエレクトロニクス装置のカスタム接続形成方法 - Google Patents

マイクロエレクトロニクス装置のカスタム接続形成方法

Info

Publication number
JPS62122235A
JPS62122235A JP61228499A JP22849986A JPS62122235A JP S62122235 A JPS62122235 A JP S62122235A JP 61228499 A JP61228499 A JP 61228499A JP 22849986 A JP22849986 A JP 22849986A JP S62122235 A JPS62122235 A JP S62122235A
Authority
JP
Japan
Prior art keywords
wiring
wiring surface
conductor
forming
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61228499A
Other languages
English (en)
Inventor
アーノルド・レイスマン
カールトン・エム・オスバーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAIKUROEREKUTORONIKUSU CENTER
MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA
Original Assignee
MAIKUROEREKUTORONIKUSU CENTER
MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAIKUROEREKUTORONIKUSU CENTER, MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA filed Critical MAIKUROEREKUTORONIKUSU CENTER
Publication of JPS62122235A publication Critical patent/JPS62122235A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 主皿至光立 本発明はマイクロエレクトロニクス装置に対する電気接
続、例えば半導体チップ間の接続又は半導体集積回路チ
ップ上のデバイス間の接続を形成する技術分野に関する
ものであり、特にカスタム設計金属化層マスクを必要と
することなく電気接続をパーソナル化又はカスタム化し
得るマイクロエレクトロニクス装置に関するものである
。
光ユΩ青景 本発明は半導体製造技術の分野、特に半導体チップパッ
ケージ又は集積回路チップのカスタム又はセミカスタム
製造の分野に関するものである。
ここで、′カスタム”又は“セミカスタム”は規則正し
い又は予め決められたパターンに予め形成された多数の
デバイスを有し、これらデバイスをカスタム仕様に応じ
て相互接続して作られるマイクロエレクトロニクス装置
に対し使われている言葉である。斯るセミカスタム装置
の例としてはマスクスライス及びマスクイメージウェフ
ァ、及びゲートアレーがある。本発明は、集積回路チッ
プの製造に使用して該チップ上の回路間の電気接続を行
うことができ、また半導体チソプバッーケージの製造に
使用して該パッケージ上の集積回路チップ間の電気接続
を行うことが、できるものである。
半導体製造メーカにおいては集積回路チンプウエファ上
の回路を、残りの製造工程が回路間を電気接続する金属
化層の製造のみとなるまで製造することが一般に行われ
ている。この半完成ウェファは最終的なカスタマにセミ
カスタム集積回路として売却されるまで在庫しておく。
この半完成集積回路チップは、カスタマの注文に応じて
８特定の金属化マスクを用いて回路を電気接続する特定
の金属化層を形成してカスタム化される。既知のように
、ＣＡＤプログラムを集積回路のパーソナル化に用いて
最終金属化マスクを決定し、形成することができる。
これらの金属化マスクを作製するにはかなりの時間と、
努力と、費用が必要とされる。これは、数個の金属化層
マスクの各マスクを各種の集積回路又は半導体チンプパ
ソケージに対しカスタム設計する必要があるためである
。このことは本質的に設計、プロトタイプの試作、製造
及びテストにおいて問題を生じ、これら問題の各々を各
セミカスタム回路又はパッケージに対し解決する必要が
ある。更に、集積回路ウェファ又は半導体チップパッケ
ージが接続をパーソナル化するのに必要な最終製造工程
中に損傷される惧れが大きい。その理由は多工程の金属
化処理の各々が各種のセミカスタム回路に対し独自であ
るためである。他の問題は初めに全マスクを作製しなく
ても回路を適切にテストし得る満足なテスト装置を作製
するのが困難な点にあり、コストの増加をまねく。これ
がため、プロトタイプを試作した後に設計の僅かな変更
が指摘される場合には全てのマスクを新しく作製する必
要があり、その作製処理を繰り返えす必要があると共に
テスト装置又はプログラムを再設計する必要がある。
以上から、本発明の目的は集積回路チップや半導体チッ
プパッケージのようなマイクロエレクトロニクス装置及
び該装置上の配線面を相互接続する方法を提供すること
にある。
本発明の他の目的は各種のセミカスタム装置に対し独自
の金属化マスクセットを作製する必要性を除去したマイ
クロエレクトロニクス装置及びその製造方法を提供する
ことにある。
本発明の更に他の目的は、マイクロエレクトロニクス装
置の製造メーカが後から最小の製造工程でパーソナル化
し得るマルチ配線パネルを含むマイクロエレクトロニク
ス装置を提供することにある。
本発明の更に他の目的は、設計変更が指示された場合に
全てのマスクを新しく作製する必要なしにプロトタイプ
及び最終セミカスタムマイクロエレクトロニクス装置を
作製し得るようにすることにある。
溌１と」Ｉ 上述の問題は、本発明に従って基板上の配線面間のカス
タム接続を作製する方法により解決され、上記の目的が
達成される。この方法によれば各種の集積回路チップ又
は半導体チップパッケージに対し多数の金属化層マスク
を作製する必要がなくなる。本発明では基板上に重畳し
た１対の配線面を設ける。即ち、多数の導体を有する第
１配線面を基板上に形成する。この第１配線面を覆い第
１配線面を電気的に絶縁する絶縁層を形成し、この絶縁
層上に同様に多数の導体を有する第２配線面を形成する
。各配線面の選択した導体を他方の配線面の選択した導
体に電気的に接続しておく。第１及び第２配線面間の電
気接続部のうちの選択したいくつかを切断して接続をカ
スタム化する。
図面に付き本発明を説明する。
裏施炭■■匪 本発明を図示の特定の実施例について以下に詳細に説明
するが、当業者であれば本発明を適宜変更して本発明の
好結果を達成することができる。
従って、以下の記載は当業者に対し広い教えを開示して
いるものと理解し、本発明を限定するものと理解しては
ならない。
基本的な集積回路製造技術は公知であり、興味のある人
は種々のテキストブックのどれか一つ、例えばｒＢａｓ
ｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔ　Ｅｎｇ
ｉｎｅｅｒｉｎｇＪダグラス・ジエイ・ハミルトン及び
ウィリアム・ジー・ハワード著、マグロ−ヒル社発行、
１９７５年を参照されたい。第１図は基板Ｓの上に代表
的な金属化層及び電気接続を作製するのに必要とされる
一連のマスクのうちの専用金属化マスクＭｌ、　Ｍ２及
び接点開口マスクを示すものである。これらのマスクの
組は各種のカスタムチップ又はパ・ノケージ毎に相違す
る。
本発明は、各カスタムチ・ノブ又はパ・ノケージごとに
専用金属化層マスクの組を必要としないでカスタム接続
を作製する方法を提供することにより従来技術を改善す
るものである。本発明では専用金属化マスクの代わりに
どのチップ又はパフケージに対しても同一の金属化層マ
スクを用いて各配線面の選択した種々の導体（又は各導
体）を電気的に接続し、この金属化した回路を、選択し
た接続を切断又は電気的に切り離すことにより後からカ
スタム化する。
第２図において、基板Ｓはその上に集積回路チップを構
成する多数の回路が形成されている基板又はウェファ、
若しくはその上に配線面を形成して複数の集積回路チッ
プを相互接続してパッケージ内に収納し得る基板を示す
。第１配線面１０は基板Ｓを覆い、複数個の互に離間し
た第１導体１１を含んでいる。図示の実施例ではこれら
導体は互に平行であると共に基板の全表面を横切って延
在している。基板が集積回路チップである場合にはこれ
ら導体はこのチップ内の多数の回路のうちの予め決めた
回路に公知の技術により選択的に接続しである。基板が
半導体チ゛ツブパッケージの場合には、図に示すように
各導体を集積回路チップ又は他の電気装置の端子に電気
接続するためのパッド１８で終端させることができる。
第１半導体１１は所定の間隔の位置にＬ字形突部、即ち
相互接続リンク部１４を有している。各リンク部１４は
第１導体から垂直に外側に延在し、第１導体と一緒の電
気回路に含まれる。各リンク部は代表的には第１導体１
１と一緒に第１配線面１０の一体部分として同時に製造
され、基板を覆う。
第１配線面１０は、スパッタリングのような薄膜堆積技
術を用いて基板全面をアルミニウムのような導電層で被
覆し、写真印刷技術又は他の慣例の技術を用いて第２図
に示すように個々の導体を形成することにより作製する
。例えば、この平行導体及びＬ字形突部のパターンはア
ルミニウム層上にホトレジスト層を堆積し、マスクを通
してホトレジスト層の選択した部分を露光し、慣例の方
法を用いてこれら部分をエツチングしてアルミニウム層
の対応する部分を露出させてエツチング除去すること社
より形成する。
第１配線面１０を形成した後に、二酸化シリコン、窒化
シリコン、ポリイミドシリコン等のような絶縁材料の層
２０を第１配線面１０及び基板Ｓの全露出表面上に形成
する。この絶縁層の選択した位置に開口２２を形成して
下側の第１配線面１０の選択した部分を露出させる。本
好適実施例では開口２２は導体１１の一部分、特に相互
接続リンク部１４の一部分を露出するよう形成し、この
部分への電気接続を受け入れるようにする。この開口の
形成は第１配線面１０の形成について上に述べたホトレ
ジストの被着、露光及びエツチング工程を含む方法に従
って行うことができる。
開口２２を絶縁Ｎ２０に形成した後に、絶縁層２０を覆
う第２配線面３０を形成する。この第２配線面３０も、
第１配線面１０と同様に複数個の互に離間した平行導体
３１を含む。図示の実施例ではこれら第２導体の各々は
第１配線面の導体１１に対し９０°の角度をなして集積
回路の全表面を横切って延在している。
第２導体３１は第１配線面につき上述したのと同一の技
術を用いて形成することができる。各第２導体は絶縁層
２０の表面及び絶縁層の開口２２により露出された相互
接続リンク部１４の上に位置させる。
これがため各配線面の各導体は最初は他の配線面の各導
体に電気的に接続されている。第３図は第１配線面１０
の導体と第２配線面３０の導体との間のこれらの初期相
互接続を線図的に示すものである。
これらの相互接続は、第２図に示すように、相互接続リ
ンク部１４と第２導体３１との間の切れ目４０で選択的
に切断することができる。この電気的な切断又は開路は
配線面内の個々の導体の残部の電気的な連続性に影響を
与えず、任意の露出導体表面を電気的に切断して所望回
路のパーソナル化又はカスタム化を達成することができ
る。斯るカスタム回路を示す線図を第４図に示してあり
、電気切断部は４０で示しである。このように、第１配
線面内の全ての導体は最初は第２配線面内の全ての導体
と電気的に接続されているが、相互接続リンク部の選択
したリンク部で回路をレーザ溶断装置りのような適当な
手段により開路させることにより回路アレーをカスタム
化することができる。
他の実施例では、相互接続リンク部を第１導体と関連す
る相互接続リンクと同様に形成して第２導体に電気的に
接続することができる。更に他の実施例では第１及び第
２配線面の導体のうち選択した導体のみを電気的に相互
接続しておく。即ち、これらの接続を第２配線面を形成
する際に形成しておき、後で選択切断を行う。これは電
源部のようにカスタム化が最低の回路部分に用いる。
本発明の利点は、多量のカスタム又はセミカスタム半導
体チップパッケージ又は集積回路チップを、一つの配線
面内の選択した導体が隣接する配線面内の導体に電気的
に接続されている１個以上の金属化層を作製することに
よりプレハブ製産することができるという点にある（本
発明は２個の配線面に限定されるものではなく、子配線
レベルに拡張し得るものである）。次いで、各チップ又
はバソーケージを、配線面間の選択した相互接続部を切
断するだけで、各カスタム設計用の独自の金属化マスク
の組を準備する必要なしにカスタム化することができる
。
以上、本発明の好適実施例について説明したが、本発明
はこれにのみ限定されるものではない。
【図面の簡単な説明】
第１図はカスタム電気接続を作製するのに必要とされる
マスクのいくつかを示し、特に配線面を作製するのに使
用し得る金属化マスク及び接点開口マスクの一例を示す
線図、 第２図は本発明に従って製造された半導体チップパッケ
ージの一部分の部分断面斜視図であって、絶縁層で分離
された配線面間の相互接続部を示す図、 第３図は第１及び第２配線面間の初期の電気接続を示す
線図、 第４図はカスタム化した半導体チップパッケージ又は集
積回路チップの一例の第１及び第２配線面間の電気接続
を示す線図である。 Ｓ・・・基板　　　　　　　１０・・・第１配線面１１
・・・第１導体　　　　　１４・・・相互接続リンク部
１８・・・接続パッド　　　　２０・・・絶縁層２２・
・・開口　　　　　　　３０・・・第２配線面３１・・
・第２導体　　　　　４０・・・切断部Ｌ・・・レーザ
溶断装置

Claims (1)

  1. 【特許請求の範囲】 １、マイクロエレクトロニクス装置において各々多数の
    導体を有する配線面間のカスタム接続を形成するに当た
    り、 多数の導体１１を有する第１配線面１０を形成し、 該第１配線面を覆い該第１配線面を電気的 に絶縁する絶縁層２０を形成し、 該絶縁層上に位置し、前記第１配線面に選 択的に電気的に接続された多数の導体を有する第２配線
    面を形成し、各配線面の選択した導体を他の配線面の選
    択した導体に電気的に接続しておき、 この接続を、第１及び第２配線面間の電気 接続部のうちの選択した接続部を電気的に切断すること
    により変更して電気接続をカスタム化することを特徴と
    するマイクロエレクトロニクス装置のカスタム接続形成
    方法。 ２、前記第２配線面を形成するに当たり、各配線面の各
    導体を他の配線面の各導体に電気的に接続することを特
    徴とする特許請求の範囲１記載の方法。 ３、前記絶縁層を形成するに当たり、該絶縁層の選択し
    た位置に開口２２を形成して下側の第１配線面の導体の
    一部分を露出させてこの導体部分への電気接続を受け入
    れるようにすることを特徴とする特許請求の範囲１記載
    の方法。 ４、前記第１配線面を形成するに当たり、複数個の略々
    平行な導電性の細条を形成することを特徴とする特許請
    求の範囲１記載の方法。 ５、前記第１配線面を形成するに当たり、各導体に沿い
    予め決めた位置に、該導体と一緒の電気回路に含まれる
    相互接続リンク部１４を形成することを特徴とする特許
    請求の範囲１記載の方法。 ６、前記第２配線面を形成するに当たり、複数個の略々
    平行な導電性の細条を形成することを特徴とする特許請
    求の範囲１記載の方法。 ７、前記第２配線面を形成するに当たり、前記第１配線
    面に形成した相互接続リンク部に電気的に接続された複
    数個の導電性の細条を形成することを特徴とする特許請
    求の範囲５記載の方法。 ８、前記第２配線面を形成するに当たり、前記第１配線
    面の多数の導体に対し所定の角度をなす多数の導体を形
    成することを特徴とする特許請求の範囲６記載の方法。 ９、前記第２配線面を形成するに当たり、前記第１配線
    面の導体と第２配線面の導体をこれら導体の選択した交
    点の近くで電気的に接続することを特徴とする特許請求
    の範囲１記載の方法。 １０、前記接続の変更をするに当たり、前記第１及び第
    ２配線面を相互接続リンク部で回路を開くことにより電
    気的に切断することを特徴とする特許請求の範囲５記載
    の方法。
JP61228499A 1985-09-30 1986-09-29 マイクロエレクトロニクス装置のカスタム接続形成方法 Pending JPS62122235A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/781,982 US4667404A (en) 1985-09-30 1985-09-30 Method of interconnecting wiring planes
US781982 1985-09-30

Publications (1)

Publication Number Publication Date
JPS62122235A true JPS62122235A (ja) 1987-06-03

Family

ID=25124551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61228499A Pending JPS62122235A (ja) 1985-09-30 1986-09-29 マイクロエレクトロニクス装置のカスタム接続形成方法

Country Status (4)

Country Link
US (1) US4667404A (ja)
EP (1) EP0218437A3 (ja)
JP (1) JPS62122235A (ja)
CA (1) CA1250372A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122241A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
SE458248B (sv) * 1987-06-30 1989-03-06 Svensson Lars Goeran Saett foer tillverkning av ett moensterkort samt anordning foer anvaendning vid tillverkning av moensterkort
US5081561A (en) * 1988-02-19 1992-01-14 Microelectronics And Computer Technology Corporation Customizable circuitry
US4899439A (en) * 1989-06-15 1990-02-13 Microelectronics And Computer Technology Corporation Method of fabricating a high density electrical interconnect
US5074037A (en) * 1989-12-01 1991-12-24 Oerlikon-Contraves Ag Process for producing electrical connections on a universal substrate
US5060116A (en) * 1990-04-20 1991-10-22 Grobman Warren D Electronics system with direct write engineering change capability
US5247735A (en) * 1991-12-18 1993-09-28 International Business Machines Corporation Electrical wire deletion
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
EP0834921B1 (en) * 1991-12-31 2003-11-26 Tessera, Inc. Multi-layer circuit construction method and structures with customization features and components for use therein
US5585602A (en) * 1995-01-09 1996-12-17 Massachusetts Institute Of Technology Structure for providing conductive paths
US5920789A (en) * 1994-10-11 1999-07-06 Massachusetts Institute Of Technology Technique for producing interconnecting conductive links
EP0749634A1 (en) 1994-03-10 1996-12-27 Massachusetts Institute Of Technology Technique for producing interconnecting conductive links
US6429113B1 (en) 1994-04-26 2002-08-06 International Business Machines Corporation Method for connecting an electrical device to a circuit substrate
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
JP3272200B2 (ja) * 1994-07-15 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション カスタマイザブル集積回路デバイス
US5946552A (en) * 1996-08-20 1999-08-31 International Business Machines Corporation Universal cost reduced substrate structure method and apparatus
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756947A (en) * 1980-09-22 1982-04-05 Toshiba Corp Semiconductor integrated circuit device
JPS6218732A (ja) * 1985-07-15 1987-01-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路とその個性化方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142112A (en) * 1960-03-30 1964-07-28 Hughes Aircraft Co Method of making an electrical interconnection grid
GB1143957A (en) * 1965-07-13 1969-02-26 Int Computers Ltd Improvements in or relating to electrical circuit structures
GB1187619A (en) * 1967-12-08 1970-04-08 Ferranti Ltd Improvements relating to Electrical Interconnection Grids
DE2122475B2 (de) * 1971-05-06 1975-12-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Mehrlagige in Dickfilmtechnik ausgeführte Leiterplatte zur Verdrahtung von integrierten Halbleiterbausteinen
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
DE2324006A1 (de) * 1972-05-18 1973-12-06 Ericsson Telefon Ab L M Verfahren zur herstellung einer mehrschicht-dickfilmschaltung mit leitenden kreuzverbindungen
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US3917983A (en) * 1973-11-12 1975-11-04 Bunker Ramo Multiwafer electrical circuit construction and method of making
US3959579A (en) * 1974-08-19 1976-05-25 International Business Machines Corporation Apertured semi-conductor device mounted on a substrate
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
JPS57133674A (en) * 1981-02-13 1982-08-18 Hitachi Ltd Structure of multilayer wiring
US4487993A (en) * 1981-04-01 1984-12-11 General Electric Company High density electronic circuits having very narrow conductors
US4484215A (en) * 1981-05-18 1984-11-20 Burroughs Corporation Flexible mounting support for wafer scale integrated circuits
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
JPS60142545A (ja) * 1983-12-27 1985-07-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多層複合構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756947A (en) * 1980-09-22 1982-04-05 Toshiba Corp Semiconductor integrated circuit device
JPS6218732A (ja) * 1985-07-15 1987-01-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路とその個性化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122241A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0218437A3 (en) 1987-07-15
EP0218437A2 (en) 1987-04-15
US4667404A (en) 1987-05-26
CA1250372A (en) 1989-02-21

Similar Documents

Publication Publication Date Title
US4764644A (en) Microelectronics apparatus
JPS62122235A (ja) マイクロエレクトロニクス装置のカスタム接続形成方法
US5545904A (en) Personalizable gate array devices
EP0336026B1 (en) Fabrication of customized integrated circuits
US4924287A (en) Personalizable CMOS gate array device and technique
US6992376B2 (en) Electronic package having a folded package substrate
US5679967A (en) Customizable three metal layer gate array devices
US6222270B1 (en) Integrated circuit bonding pads including closed vias and closed conductive patterns
US5036380A (en) Burn-in pads for tab interconnects
JPH06181283A (ja) 多チップモジュールのための架橋式プログラミングの方法
US5937515A (en) Reconfigurable circuit fabrication method
US6104082A (en) Metallization structure for altering connections
JPH06132471A (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
JPH0230165A (ja) 選別可能な複数の電力用半導体チップの製造方法
US5893727A (en) Method for manufacturing a massive parallel interconnection attachment using flexible circuit
JP3606769B2 (ja) 半導体装置
US3771217A (en) Integrated circuit arrays utilizing discretionary wiring and method of fabricating same
US5111273A (en) Fabrication of personalizable integrated circuits
US4234888A (en) Multi-level large scale complex integrated circuit having functional interconnected circuit routed to master patterns
JPS621247A (ja) 半導体装置の製造方法
US4943841A (en) Wiring structure for semiconductor integrated circuit device
US4652065A (en) Method and apparatus for providing a carrier termination for a semiconductor package
US4309811A (en) Means and method of reducing the number of masks utilized in fabricating complex multilevel integrated circuits
US5610100A (en) Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
CA1303752C (en) Burn-in pads for tab interconnect structures