JP3272200B2 - カスタマイザブル集積回路デバイス - Google Patents

カスタマイザブル集積回路デバイス

Info

Publication number
JP3272200B2
JP3272200B2 JP17372495A JP17372495A JP3272200B2 JP 3272200 B2 JP3272200 B2 JP 3272200B2 JP 17372495 A JP17372495 A JP 17372495A JP 17372495 A JP17372495 A JP 17372495A JP 3272200 B2 JP3272200 B2 JP 3272200B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
customizable
signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17372495A
Other languages
English (en)
Other versions
JPH08110882A (ja
Inventor
ジェラルド・ケイ・バートレイ
デルバート・アール・セッチ
ジェフリー・エイ・コレット
リンダ・エス・ハーマン
デヴィッド・オー・ルイス
グレン・ダブリュ・セラーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08110882A publication Critical patent/JPH08110882A/ja
Application granted granted Critical
Publication of JP3272200B2 publication Critical patent/JP3272200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般に複数の機構資
産または機能資産をもつ集積回路デバイスの製造、特
に、複数の資産をもつ集積回路デバイスをパーソナライ
ズする方法に関する。さらにこの発明は、単一設計構成
から集積回路のパーソナライゼーションすなわちカスタ
マイゼーションを行って、集積回路チップの設計者また
は製造メーカにより活性化されていない資産を利用する
ことなく、複数のシステム・パーソナリティを提供する
ことに関する。
【０００２】
【従来の技術】集積回路のカスタマイゼーションすなわ
ちパーソナライゼーションは、すでに技術上周知であ
る。このプロセすなわち設計は、一群のシステムのため
の単一設計構成の開発に用いられる。単一設計構成は、
ある機構または機能を含ませまたは除外して、ハイエン
ド装置からモデルを差別化するようにカスタマイズする
ことができる。
【０００３】カスタマイザブル集積回路を製造する１つ
の方法は、残りの処理工程が回路を電気的に接続するメ
タライゼーション層の形成だけであるという時点まで回
路を製造する方法である。そしてこの部分的に完成した
ウェハは、セミカスタム集積回路として最終的な顧客に
販売されるまで、在庫される。次に、集積回路は、特定
のメタライゼーション・マスクの仕様と、顧客が所望す
るように回路を電気的に接続する特殊なメタライゼーシ
ョン層の形成とによりカスタマイズされる。工業界でも
はや周知の技術であるＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉ
ｄｅｄ−Ｄｅｓｉｇｎ）プログラムを用いて、集積回路
をパーソナライズし、最終的なメタライセーション層の
画成すなわち形成を支援する。
【０００４】種々のタイプの集積回路または半導体チッ
プ・パッケージのそれぞれに対し、いくつかのメタライ
ゼーション層マスクをカスタム設計にしなければならな
いので、マスクの製造に要する時間，努力，そして費用
は著しく大きくなる。この方法に対しては、設計上の問
題，製造上の問題，生産および検査上の問題といったよ
うな問題があり、すべての問題は、各回路またはパッケ
ージごとに解決しなければならない。
【０００５】集積回路デバイスをカスタマイズする２番
目の方法は、基板の上に重ねられている配線面間の接続
をカスタマイズする方法である。たとえば、複数の導電
体をもつ第１の配線面を基板の上に形成し、第１の配線
面の上に絶縁層を形成する。次に、複数の導電体をもつ
第２の配線面を絶縁層の上に形成して、複数の導電体を
第１の配線面に電気的に接続する。次に、第１の配線面
と第２の配線面との間の電気的接続の選択された１つを
切断して接続を変更して、電気的相互接続をカスタマイ
ズできる。通常、レーザを用いて、溶融すべき特定の導
電体位置の電気的接続を形成している金属を除去するこ
とにより電気的接続を切断する。
【０００６】集積回路デバイスをカスタマイズするさら
に別の方法は、専用Ｉ／ＯピンでＩＣデバイスの機能を
イネーブルすることである。機能がアクセスされる集積
回路チップに対しては、集積回路チップが実装されるモ
ジュールのＩ／Ｏピンを用いる。Ｉ／Ｏ機能が削除され
ているモジュールは機構もまた削除されている。この方
法は今日、ワイヤ・ボンディングされた集積回路チップ
で実施されている。しかし、他の集積回路チップは、ボ
ンディング・パッドおよび各種モジュールを用いる。こ
れは、集積回路チップの外側へ出ていない異なるＩ／Ｏ
ピンに対し、各種モジュール基板を必要とする。特定集
積回路チップ上の複数の固有の機能をパーソナライズす
るのに用いられているＩ／Ｏピンが多数ある場合、モジ
ュール基板全体のコストは非常に高価になる。その他の
方法としては、機能をディスエーブルした種々の集積回
路チップを供給することであるが、個々の集積回路チッ
プの値段は、モジュール基板より高くなってしまう。し
たがって、この方法はコストが高くつくため効率的では
ない。さらにコスト効率がよいのは、モジュールのＩ／
Ｏピンによって機能をイネーブルすることである。しか
し、この方法にも、次のような問題がある。すなわち、
費用を支払った人達だけが使用できることが、製造メー
カによって望まれているので、イネーブルされるべきで
はない機能を、特定の回路にモジュールＩ／Ｏピンを接
続することによって誰でもイネーブルできることがあ
る。
【０００７】したがって、必要とされているのは、カス
タマイゼーション、すなわちレーザによる多くの相互接
続の変更の必要性に対し、多くのマスキング工程の複雑
性を増大させない、集積回路デバイスをパーソナライズ
する方法である。さらに、必要とされているのは、無駄
にカスタマイゼーションをさせない、したがって、記載
より多い集積回路デバイスの多くの機能または機構をユ
ーザが使用できるようにする、集積回路をカスタマイズ
するコスト効率のよい方法である。
【０００８】
【発明が解決しようとする課題】この発明の目的は、一
般に、いくつかの機構または機能資産をもつ集積回路デ
バイスの製造に関する。
【０００９】この発明の他の目的は、複数の機能をもつ
集積回路デバイスをパーソナライゼーションする方法を
提供することにある。
【００１０】この発明のさらに他の目的は、エンドユー
ザによってみだりに改変されることのない、複数のシス
テム・パーソナリティを与える単一設計構成からの集積
回路のパーソナライゼーションすなわちカスタマイゼー
ションを提供することにある。
【００１１】
【課題を解決するための手段】この発明は、集積回路の
機能性または構成性の制御のために選択された固有のデ
ータをもつことができるカスタマイザブル集積回路デバ
イスを開示している。マイクロ・コントローラ・ユニッ
トと、マイクロ・コントローラ・ユニットに結合された
複数の機能ユニットと、またマイクロ・コントローラ・
ユニットに結合された新規のカスタマイゼーション論理
ユニットを備えている。カスタマイゼーション論理ユニ
ットは、マイクロ・コントローラ・ユニットに送られ、
複数の機能ユニットのうちのどれが用いられ、またはア
クセスされるかを管理をする信号の発生に用いられる。
集積回路上または集積回路が設けられる実装モジュール
上に、カスタマイゼーション論理回路に接続された複数
の信号セレクタを備えている。これら信号セレクタは、
カスタマイゼーション論理ユニットが送る発生した信号
の制御をするためにイネーブルされる。カスタマイゼー
ション論理ユニットは、各信号セレクタに第１の信号を
送るイネーブリング・ドライバを用いている。各信号セ
レクタは、イネーブリング・ドライバから発生した信号
を選択的に変更するプルアップ・レシーバにさらに接続
されている。記憶ラッチは、マイクロ・コントローラ・
ユニットへ信号が送られる前に、カスタマイゼーション
論理ユニットからの信号を保持するのに用いている。
【００１２】マイクロプロセッサ・ユニットおよびカス
タマイゼーション論理ユニットは、通常、半導体集積回
路チップ上に作成される。集積回路チップは、集積回路
チップを電子デバイスへ結合する実装モジュールに実装
できる。信号セレクタは、通常、実装モジュール上にあ
り、所望の論理機能の選択にレーザ溶融を用いる。
【００１３】カスタマイゼーション論理ユニットは、集
積回路に関連し信号セレクタにより選択される、シリア
ル番号，動作速度のような性能特性，あるいは主記憶装
置またはキャッシュ構成のような特定の外部動作構成を
表すデータを用いることができる。
【００１４】
【実施例】図１は、特定のパーソナライゼーション論理
回路を備える集積回路デバイス１０を示す。集積回路デ
バイス１０は、モジュール１４の上に実装された集積回
路チップ１２を内蔵している。モジュール１４は、たと
えば、プラスチック，カーボン，またはセラミックのよ
うな任意の実装材料である。この例では、モジュールは
多層セラミック・モジュールである。
【００１５】集積回路１２には、マイクロ・コントロー
ラ１６によって制御される複数の機能および機構があ
る。複数の機能および機構のパーソナライゼーション
は、データライン２０を介してマイクロ・コントローラ
１６に接続されているカスタマイゼーション論理回路１
８により制御される。複数の機能および機構は、ブロッ
ク２２，２４，２６，２８，３０および３２で表され、
バスライン３４を介しすべてマイクロ・コントローラ１
６に接続されている。集積回路チップ１２の製造、機構
２２〜３２の構成およびマイクロ・コントローラ１６
は、当業者にとって周知である。ブロック２２〜３２の
機能には、たとえば、算術演算論理ユニット、メモリ・
キャッシュ・システム、タイミング・ユニット、メモリ
管理ユニット、ビデオ・グラフィックス・アクセラレー
タ、または集積回路チップの設計者が考案した他の機構
が含まれる。カスタマイゼーション論理回路１８は、固
有信号を発生する手段を有している。この固有信号は、
マイクロ・コントローラ１６へ送られると、マイクロ・
コントローラ１６に格納されたマイクロコードによりマ
イクロ・コントローラ１６を指示し、集積回路チップ１
２に搭載された１つ以上の機能または機構、あるいは複
数またはすべての機能および機構の任意の組み合せをア
クセスをする。
【００１６】さらに、図１において、集積回路チップ１
２の上にパターン・ドライバ・パッドと４つのプルアッ
プ・レシーバ・パッド３８が設けれ、カスタマイゼーシ
ョン論理回路１８に接続されている。レシーバ・パッド
３８はさらに、信号ライン４４を介してレーザ除去パッ
ド４０に接続されている。パッド４０は、ドライバ・パ
ッド接続線４２を介してドライバ・パッド３６にも接続
されている。カスタマイゼーション論理回路１８の詳細
図を図２に示す。
【００１７】図２は、レーザ除去パッド４０に接続され
ているカスタマイゼーション論理回路１８の略図であ
る。カスタマイゼーション論理回路１８は、レーザ除去
パッド４０およびそれらの信号ライン４４（図示されて
いない）へ信号を供給するイネーブリング・ドライバ５
０を有している。論理回路１８はさらに、プルアップ・
レシーバ５２を有している。このレシーバは、レーザ除
去パッドの接続が切断されている場合、イネーブリング
・ドライバ５０のレベルとは反対のレベルに論理信号を
プルするために、タイアップまたはタイダウン抵抗Ｒを
ラインごとに備えている。ラインの信号は、記憶ラッチ
５４へ供給され、記憶ラッチ５４はマイクロ・コントロ
ーラ１６へ信号を供給する。マイクロ・コントローラ１
６は、記憶ラッチ５４から信号を取り出し、格納された
マイクロコードによりデコードして、集積回路チップ１
２でどの機能ユニット２２〜３２が用いられるかを判断
する。この例において、４本のラインは、１つ以上のの
レーザ除去パッド４０を単に切断するだけで選択できる
１６種類の異なる組合せを生成する４ビットの信号を供
給する。いったん除去ラインが選択されると、モジュー
ル１４の中にカプセル封止され、もはや変更することが
できなくなる。この方法は、パーソナラナイゼーション
を製造工程の最後の方で行うことを可能にし、したがっ
て、サービサビリティ（ｓｅｒｖｉｃｅａｂｉｌｉｔ
ｙ）に関するターンアランド時間を短縮する。
【００１８】通常、設計者および製造メーカは、従来の
方法では、一般的であった製造開始時に代わり、製造の
最後の数週間でモジュールにどのようなモデルまたは機
構を盛り込むか決定できる。さらに、この方法は、製造
メーカがカスタマイズできる集積回路チップの１組の機
能および機構の設計を可能にする。これにより、エンド
・ユーザに使用可能な一群の機構および特徴を与えるこ
とができる。この場合、製造メーカが集積回路チップに
おいてイネーブルされ、ユーザが費用を支払う意思のあ
る機構を提供するが、支払いたくない機構を付加しない
ことによってディスエーブルされた資産を保護する手法
を用いることはない。そのうえ、カスタマイゼーション
は、集積回路チップそのものより、モジュールに対して
行われ、また製造プロセスの終了間際に行われるデリケ
ートな最終工程が排除されるので、製造メーカは生産効
率を向上させることができる。もちろん、必要であれ
ば、集積回路チップの上にレーザ除去パッド４０を実装
できる。
【００１９】カスタマイゼーション論理回路のその他の
応用は、たとえば、１６ビットのシリアル番号のような
電子モジュールのシリアル番号を提供することである。
各集積回路チップ・モジュールは、システムコードが読
むことのできる固有のモジュール・シリアル番号を含む
ことができる。ソフトウェア・ライセンス管理方式は、
ソフトウェア・キーの一部として暗号化された固有の電
子シリアル番号に依拠している。レーザ除去パッドによ
るシリアル番号の選択は、この種のソフトェア・ライセ
ンス・マネージャに変更不可能なシリアル番号を提供す
る。
【００２０】さらに、カスタマイゼーション論理回路
は、モジュール速度性能を選択するように指定できる。
たとえば、２ビットを用いるサイクル・タイム調整は、
ソート速度のようなモジュール性能を測定するテストが
完了すると、実行される。モジュールのテスト後、ソー
ト速度を指定できるので、これらの速度でモジュールが
動作することを保証できる。これは、適当なストラップ
を除去することによって、指定される。
【００２１】そのうえ、除去ストラップは、モジュール
が動作するテスト済みの主記憶装置と外部キャッシュの
指定に用いることができる。このことは、モジュールが
不良モジュール要素といっしょに動作して、テストされ
なかった不作動機構を形成するのを防止する。というの
は、モジュールが削除データの一部として全構成データ
を含むからである。
【００２２】この発明を、特に、好ましい実施例につい
て説明したが、この発明の精神と範囲から逸脱すること
なく、さまざまな形態と細部の変更ができることは当業
者にとって理解できるだろう。
【００２３】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）マイクロ・コントローラ・ユニットを有する集積
回路チップと、前記マイクロ・コントローラ・ユニット
に結合された複数の機能ユニットと、前記マイクロ・コ
ントローラ・ユニットに結合され、前記複数の機能ユニ
ットのどれが動作するかを管理する前記マイクロ・コン
トローラ・ユニットへ送られる信号を発生するカスタマ
イゼーション論理ユニットと、前記カスタマイゼーショ
ン論理ユニットに結合され、前記カスタマイゼーション
論理ユニットにより送られる前記発生された信号を管理
する複数の信号セレクタと、前記集積回路チップが設け
られ、前記集積回路チップを電子システムに結合する実
装モジュールと、を備えることを特徴とするカスタマイ
ザブル集積回路デバイス。 （２）上記（１）に記載のカスタマイザブル集積回路デ
バイスにおいて、前記カスタマイゼーション論理ユニッ
トが、第１の信号を前記各信号セレクタに送るイネーブ
リング・ドライバをさらに有することを特徴とするカス
タマイザブル集積回路デバイス。 （３）上記（２）に記載のカスタマイザブル集積回路デ
バイスにおいて、前記カスタマイザブル論理ユニット
が、複数のプルアップ・レシーバをさらに有し、各前記
プルアップ・レシーバは、前記イネーブリング・ドライ
バからの前記発生された第１の信号を選択的に変更する
前記信号セレクタの１つに結合されていることを特徴と
するカスタマイザブル集積回路デバイス。 （４）上記（１）に記載のカスタマイザブル集積回路デ
バイスにおいて、前記カスタマイゼーション論理ユニッ
トが、さらに前記マイクロ・コントローラ・ユニットに
接続され前記発生した信号を受け取る記憶ラッチを有す
ることを特徴とするカスタマイザブル集積回路デバイ
ス。 （５）マイクロ・コントローラ・ユニットと、前記マイ
クロ・コントローラ・ユニットに結合された複数の機能
ユニットと、前記マイクロ・コントローラ・ユニットに
結合され、前記複数の機能ユニットのどれが動作するか
を管理する前記マイクロ・コントローラ・ユニットへ送
られた信号を発生するカスタマイゼーション論理ユニッ
トと、前記カスタマイゼーション論理ユニットに結合さ
れ、前記カスタマイゼーション論理ユニットにより送ら
れる前記発生された信号を制御する複数の信号セレクタ
と、を備えることを特徴とするカスタマイザブル集積回
路デバイス。 （６）上記（５）に記載のカスタマイザブル集積回路デ
バイスにおいて、前記カスタマイゼーション論理ユニッ
トが、第１の信号を前記各信号セレクタに送るイネーブ
リング・ドライバをさらに有することを特徴とするカス
タマイザブル集積回路デバイス。 （７）上記（６）に記載のカスタマイザブル集積回路デ
バイスにおいて、前記カスタマイザブル論理ユニットが
複数のプルアップ・レシーバをさらに有し、各プルアッ
プ・レシーバは、前記イネーブリング・ドライバからの
前記発生された第１の信号を選択的に変更する前記信号
セレクタの１つに結合されていることを特徴とするカス
タマイザブル集積回路デバイス。 （８）上記（５）に記載のカスタマイザブル集積回路デ
バイスにおいて、前記カスタマイゼーション論理ユニッ
トが、前記発生した信号を受け取り、前記マイクロ・コ
ントローラ・ユニットに接続されている記憶ラッチをさ
らに有することを特徴とするカスタマイザブル集積回路
デバイス。 （９）カスタマイザブル集積回路デバイスにおいて、マ
イクロ・コントローラ・ユニットと、前記マイクロ・コ
ントローラ・ユニットに結合され、前記カスタマイザブ
ル集積回路デバイスに固有のデータを記憶するカスタマ
イゼーション論理ユニットと、前記カスタマイゼーショ
ン論理ユニットに結合され、前記カスタマイゼーション
論理ユニットからどのデータを抽出するかを制御する複
数の信号セレクタと、を備えることを特徴とするカスタ
マイザブル集積回路デバイス。 （１０）上記（９）に記載のカスタマイザブル集積回路
デバイスにおいて、前記マイクロ・コントローラ・ユニ
ットに結合された複数の機能ユニットをさらに備え、前
記データはさらに、前記複数の機能ユニットのどれが動
作するかを管理する前記マイクロ・コントローラ・ユニ
ットに送られる信号の発生に用いられることを特徴とす
るカスタマイザブル集積回路デバイス。 （１１）上記（９）に記載のカスタマイザブル集積回路
デバイスにおいて、前記カスタマイゼーション論理ユニ
ットが、第１の信号を前記各信号セレクタに送るイネー
ブリング・ドライバをさらに有することを特徴とするカ
スタマイザブル集積回路デバイス。 （１２）上記（１１）に記載のカスタマイザブル集積回
路デバイスにおいて、前記カスタマイゼーション論理ユ
ニットが複数のプルアップ・レシーバをさらに有し、各
プルアップ・レシーバは、前記イネーブリング・ドライ
バからの前記発生された第１の信号を選択的に変更する
前記信号セレクタの１つに結合されていることを特徴と
するカスタマイザブル集積回路デバイス。 （１３）上記（９）に記載のカスタマイザブル集積回路
デバイスにおいて、前記カスタマイゼーション論理ユニ
ットが、前記発生した信号を受け取り、さらに前記マイ
クロ・コントローラ・ユニットに結合されている記憶ラ
ッチをさらに有することを特徴とするカスタマイザブル
集積回路デバイス。 （１４）上記（９）に記載のカスタマイザブル集積回路
デバイスにおいて、前記データは前記集積回路に関する
シリアル番号を表し、前記シリアル番号は前記複数の信
号セレクタにより選択されることを特徴とするカスタマ
イザブル集積回路デバイス。 （１５）上記（９）に記載のカスタマイザブル集積回路
デバイスにおいて、前記データは前記複数の信号セレク
タの選択により、前記集積回路に関するシリアル番号，
動作速度，および動作外部構成の群からなる１つを表す
ことを特徴とするカスタマイザブル集積回路デバイス。 （１６）上記（９）に記載のカスタマイザブル集積回路
デバイスにおいて、前記データは前記複数の信号セレク
タに基づくように、前記集積回路に関する動作外部構成
を表すことを特徴とするカスタマイザブル集積回路デバ
イス。
【００２４】
【発明の効果】この発明により、いくつかの機構または
機能資産をもつ集積回路デバイスの製造が可能となる。
【００２５】この発明により、複数の機能をもつ集積回
路デバイスをパーソナライゼーションする方法が可能と
なる。
【００２６】さらにこの発明により、エンドユーザによ
ってみだりに改変されることのない、複数のシステム・
パーソナリティを与える単一設計構成からの集積回路の
パーソナライゼーションすなわちカスタマイゼーション
が可能となる。
【図面の簡単な説明】
【図１】この発明による集積回路デバイスを示すブロッ
ク図である。
【図２】図１に示すパーソナライゼーション回路のブロ
ック図である。
【符号の説明】
１０ 集積回路デバイス １２ 集積回路チップ １４ モジュール １６ マイクロ・コントローラ・ユニット １８ カスタマイゼーション論理回路 ２０ データライン ２２〜３２ 機能ユニット ３４ バスライン ３８ プルアップ・レシーバ・パッド ４０ レーザ除去パッド ４２ ドライバ・パッド接続線 ４４ 信号ライン ５２ プルアップ・レシーバ ５４ 記憶ラッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デルバート・アール・セッチ アメリカ合衆国 ミネソタ州 ロチェス ター エスダブリュ エルムクロフト ドライブ 2619 (72)発明者 ジェフリー・エイ・コレット アメリカ合衆国 ウイスコンシン州 グ リーン ベイ モホウク コート 4514 (72)発明者 リンダ・エス・ハーマン アメリカ合衆国 ニューヨーク州 ポウ キープシー ロリ ストリート 11 (72)発明者 デヴィッド・オー・ルイス アメリカ合衆国 ミネソタ州 ロチェス ター エヌイー リッジ ドライブ 1609 (72)発明者 グレン・ダブリュ・セラーズ アメリカ合衆国 ミネソタ州 ロチェス ター エスダブリュ トゥエンティフィ フス ストリート 2511 (56)参考文献 特開 平７−263289（ＪＰ，Ａ) 特開 平６−268182（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/10 - 13/14

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】（イ）マイクロ・コントローラ・ユニッ
    ト、該マイクロ・コントローラ・ユニットに結合された
    複数の機能ユニット、及び前記マイクロ・コントローラ
    ・ユニットに接続されたカスタマイゼーション論理ユニ
    ットが設けられている集積回路チップと、 （ロ）該集積回路チップが実装されている実装モジュー
    ルと、 （ハ）該実装モジュールに設けられている複数のレーザ
    除去パッドとを有し、該複数のレーザ除去パッドが前記
    カスタマイゼーション論理ユニットに接続されており、
    該カスタマイゼーション論理ユニットは、前記複数のレ
    ーザ除去パッドが表す複数ビットを記憶する記憶ラッチ
    を有し、前記マイクロ・コントローラ・ユニットが、前
    記記憶ラッチの複数ビットを取り出し、格納されたマイ
    クロコードによりデコードして、前記複数の機能ユニッ
    トのうちどれを動作させるかを判断することを特徴とす
    るカスタマイザブル集積回路デバイス。
  2. 【請求項２】請求項１記載のカスタマイザブル集積回路
    デバイスにおいて、前記カスタマイゼーション論理ユニ
    ットが、第１の信号を前記複数のレーザ除去パッドのそ
    れぞれに供給するイネーブリング・ドライバをさらに有
    することを特徴とするカスタマイザブル集積回路デバイ
    ス。
  3. 【請求項３】請求項２記載のカスタマイザブル集積回路
    デバイスにおいて、前記カスタマイザブル論理ユニット
    が、複数のプルアップ・レシーバをさらに有し、該複数
    のプルアップ・レシーバのそれぞれは、前記複数のレー
    ザ除去パッドのそれぞれに接続されており、前記複数の
    プルアップ・レシーバのそれぞれは、前記レーザ除去パ
    ッドの接続が切断されている場合、前記イネーブリング
    ・ドライバの前記第１の信号のレベルとは反対のレベル
    に論理信号をプルすることを特徴とするカスタマイザブ
    ル集積回路デバイス。
  4. 【請求項４】請求項３記載のカスタマイザブル集積回路
    デバイスにおいて、 前記複数のプルアップ・レシーバの論理信号が、前記複
    数ビットとして前記複数の記憶ラッチに記憶されること
    を特徴とするカスタマイザブル集積回路デバイス。
  5. 【請求項５】カスタマイザブル集積回路デバイスにおい
    て、 マイクロ・コントローラ・ユニットと、 前記マイクロ・コントローラ・ユニットに結合され、前
    記カスタマイザブル集積回路デバイスに固有のデータを
    記憶するカスタマイゼーション論理ユニットと、 前記カスタマイゼーション論理ユニットに結合され、該
    カスタマイゼーション論理ユニットからどのデータを抽
    出するかを制御する複数の信号セレクタとを備え、 前記データは前記複数の信号セレクタの選択により、前
    記集積回路デバイスに関するシリアル番号、動作速度、
    および動作外部構成の群のうちの１つを表すことを特徴
    とするカスタマイザブル集積回路デバイス。
JP17372495A 1994-07-15 1995-07-10 カスタマイザブル集積回路デバイス Expired - Fee Related JP3272200B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27601894A 1994-07-15 1994-07-15
US276018 1994-07-15

Publications (2)

Publication Number Publication Date
JPH08110882A JPH08110882A (ja) 1996-04-30
JP3272200B2 true JP3272200B2 (ja) 2002-04-08

Family

ID=23054809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17372495A Expired - Fee Related JP3272200B2 (ja) 1994-07-15 1995-07-10 カスタマイザブル集積回路デバイス

Country Status (2)

Country Link
US (1) US5727231A (ja)
JP (1) JP3272200B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072943A (en) * 1997-12-30 2000-06-06 Lsi Logic Corporation Integrated bus controller and terminating chip
US6175951B1 (en) * 1998-03-25 2001-01-16 Winbond Electronics Corp. Method for fabricating a customer-configured integrated circuit and customer-configured integrated circuit for exclusive use by a customer background of the invention
EP1132963B1 (en) * 2000-03-08 2007-10-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US7298252B1 (en) * 2000-06-14 2007-11-20 Marvell International Ltd. Apparatus, method, and computer program for an alarm system
US7577247B1 (en) 2000-06-14 2009-08-18 Marvell International Ltd. Apparatus and method for telephone, intercom, and clock
US7778736B2 (en) * 2000-06-14 2010-08-17 Marvell International Ltd. Apparatus, method, and computer program for sprinkler control
US7457676B1 (en) 2000-06-14 2008-11-25 Marvell International Ltd. Vehicle for recording and reproducing digital data
US7315764B1 (en) * 2000-06-14 2008-01-01 Marvell International Ltd Integrated circuit, method, and computer program product for recording and reproducing digital data
US7546172B1 (en) * 2000-06-14 2009-06-09 Marvell International Ltd. Apparatus, method, and computer program product for recording and reproducing digital data
US7316934B2 (en) * 2000-12-18 2008-01-08 Zavitan Semiconductors, Inc. Personalized hardware
US20020108009A1 (en) * 2000-12-29 2002-08-08 Michele Borgatti Electronic system having modular expansion function facilities
US7450120B1 (en) * 2003-12-19 2008-11-11 Nvidia Corporation Apparatus, system, and method for Z-culling
US20080272880A1 (en) * 2007-05-03 2008-11-06 Sehat Sutardja Device with ic, soc or sip having one or more remotely enabled module and methods for selling the device
US20090222832A1 (en) * 2008-02-29 2009-09-03 Dell Products, Lp System and method of enabling resources within an information handling system
US8134565B2 (en) 2008-08-08 2012-03-13 Dell Products, Lp System, module and method of enabling a video interface within a limited resource enabled information handling system
US20100033433A1 (en) * 2008-08-08 2010-02-11 Dell Products, Lp Display system and method within a reduced resource information handling system
US8131904B2 (en) * 2008-08-08 2012-03-06 Dell Products, Lp Processing module, interface, and information handling system
US7921239B2 (en) * 2008-08-08 2011-04-05 Dell Products, Lp Multi-mode processing module and method of use
US8863268B2 (en) 2008-10-29 2014-10-14 Dell Products, Lp Security module and method within an information handling system
US8370673B2 (en) * 2008-10-30 2013-02-05 Dell Products, Lp System and method of utilizing resources within an information handling system
US9407694B2 (en) 2008-10-30 2016-08-02 Dell Products, Lp System and method of polling with an information handling system
US8037333B2 (en) 2008-10-31 2011-10-11 Dell Products, Lp Information handling system with processing system, low-power processing system and shared resources
US8065540B2 (en) 2008-10-31 2011-11-22 Dell Products, Lp Power control for information handling system having shared resources
JP2012243188A (ja) * 2011-05-23 2012-12-10 Yazaki Corp コネクタモジュール及びコネクタモジュールのｉｄ設定方法
US20150178092A1 (en) * 2013-12-20 2015-06-25 Asit K. Mishra Hierarchical and parallel partition networks

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105354A (ja) * 1982-12-09 1984-06-18 Toshiba Corp 半導体装置
JPH0673363B2 (ja) * 1984-07-02 1994-09-14 株式会社東芝 システムｌｓｉの設計方法
US4706189A (en) * 1985-06-27 1987-11-10 Brockman David M Special purpose peripheral circuit and method of connecting the same to a computer
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
US4859806A (en) * 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US4984291A (en) * 1988-12-09 1991-01-08 Dallas Semiconductor Corporation Coded communication system with shared symbols
US4964033A (en) * 1989-01-03 1990-10-16 Honeywell Inc. Microprocessor controlled interconnection apparatus for very high speed integrated circuits
US5074037A (en) * 1989-12-01 1991-12-24 Oerlikon-Contraves Ag Process for producing electrical connections on a universal substrate
US5305446A (en) * 1990-09-28 1994-04-19 Texas Instruments Incorporated Processing devices with improved addressing capabilities, systems and methods
US5099196A (en) * 1990-11-09 1992-03-24 Dell Usa Corporation On-chip integrated circuit speed selection
US5124175A (en) * 1990-11-15 1992-06-23 Microelectronics And Computer Technology Corporation Method of patterned metal reflow on interconnect substrates
US5340767A (en) * 1991-06-25 1994-08-23 Texas Instruments Incorporated Method of forming and selectively coupling a plurality of modules on an integrated circuit chip
US5392245A (en) * 1993-08-13 1995-02-21 Micron Technology, Inc. Redundancy elements using thin film transistors (TFTs)

Also Published As

Publication number Publication date
JPH08110882A (ja) 1996-04-30
US5727231A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
JP3272200B2 (ja) カスタマイザブル集積回路デバイス
US6633182B2 (en) Programmable gate array based on configurable metal interconnect vias
US4960724A (en) Method for deleting unused gates and method for manufacturing master-slice semiconductor integrated circuit device using the deleting method
JP3154885B2 (ja) 特定用途向け集積回路およびその構成方法
US6449170B1 (en) Integrated circuit package incorporating camouflaged programmable elements
US6097218A (en) Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate
US5363383A (en) Circuit for generating a mode control signal
US20090045836A1 (en) Asic logic library of flexible logic blocks and method to enable engineering change
US6691294B2 (en) Method and device for implementing by-pass capacitors
JPH08306734A (ja) ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法
JPH0230176A (ja) 半導体集積回路
JP2910734B2 (ja) レイアウト方法
JP2985261B2 (ja) プリント板配線設計装置
US20090045839A1 (en) Asic logic library of flexible logic blocks and method to enable engineering change
JP4700967B2 (ja) チップ・パッケージの内の複数の基板の階層システム
JPH1126732A (ja) 集積回路
JP2002229695A (ja) 集積回路を含む装置及びそれによる処理方法
JP3005518B2 (ja) フロッピーディスクドライブの機種切替方式
JPH04253371A (ja) マスタスライス方式の半導体集積回路装置
JP3130891B2 (ja) 配線方法
KR100310380B1 (ko) 집적회로
JPH08125519A (ja) 半導体装置
JPH09116096A (ja) 半導体集積回路
JPH04286077A (ja) プリント配線板の部品自動配置設計方式
JP2850818B2 (ja) 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees