JPS63121385A - 記録信号形成回路 - Google Patents

記録信号形成回路

Info

Publication number
JPS63121385A
JPS63121385A JP61268028A JP26802886A JPS63121385A JP S63121385 A JPS63121385 A JP S63121385A JP 61268028 A JP61268028 A JP 61268028A JP 26802886 A JP26802886 A JP 26802886A JP S63121385 A JPS63121385 A JP S63121385A
Authority
JP
Japan
Prior art keywords
signal
band
time
write
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61268028A
Other languages
English (en)
Inventor
Osamu Kaite
治 飼手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61268028A priority Critical patent/JPS63121385A/ja
Publication of JPS63121385A publication Critical patent/JPS63121385A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、帯域圧縮した高品位映像信号を記録するへリ
カルスキャン方式のVTRの記録信号形成回路に関する
(ロ)従来の技術 日本放送協会が開発した高品位映像信号の帯域圧縮方式
に付いては、例えば日経マグロクヒル社発行の1日経エ
レクトロニクス’1984年6月12日号の第112〜
116頁に開示されている。
この帯域圧縮映像信号は、8.1MHzの周波歌帯戚を
要する。従って、この帯域圧縮映像信号を2へラドへす
カルスキャン方式のビデオテープレコーダにて記録再生
する技術に付いては、例えば1日立評論’VQL、 6
7.[5(1985−5)の第66〜66頁に開示され
ている。
この技術は、まず帯域圧縮映像信号が同期分離の困難な
正極性の水平同期信号しか含んでいないことに鑑み、帯
域圧縮映像信号の各水平同期期間を時間軸圧縮すること
により、形成されるスペースに負極性の水平同期パルス
とバースト信号とを時分割多重している。更に1フイー
ルドを4本の記録トラックに振分は記録するため1フィ
ールド当りの有効映像期間525ラインをタイムシフト
によって4分割して、ヘッド出力切換タイミングに於け
る信号の発生を中断している。上述する処理を施した後
、帯域圧縮映像信号はFM変変調記名れる。
従って、再生に際して再生FM信号はFM復調された後
、分離された水平同期パルスとバースト信号によって時
間軸変動を補正されると共に、時間軸伸兼とタイムシフ
ト及び@直ブランキング信号の付加により、元通りの再
生圧縮映像信号に変換される。
ti  発明が解決しようとする問題点しかし、上述す
る従来技術では、負極水平同期パルスとバースト信号と
を多重する場合に、1水平開期周期分の帯域圧縮映像信
号を時間軸圧縮するために、結果として信号周波数帯域
が拡大される。この信号局i故帯域の拡大により、記録
信号帯域も拡大しなければならず、記録再生特性にも制
約t−受ける。更に信号処理のためのタロツクを2種類
設けなければならず処理回路が複雑になる。
に)問題点を解決するための手段 そこで、本発明は、上述する点に鑑み、負極水平同期パ
ルスとバースト信号の時分割多重に際して帯域圧縮映像
信号を時間軸圧縮することなくタイムシフトすることを
特徴とする。
(ホ)作 用 従って、本発明によれば、時分割多重後の信号局i&帯
域が拡大されることなく導出される。
(へ)実施例 以下、本発明を図示せる一実施例に従い説明する。
まず、本実施例の帯域圧縮映像信号は、1フレーム当り
1125ラインで構成されており、1クインが480ク
ロツクで構成されている。この480クロツクの内訳は
、第1図に示す様に12クロツクの正極同期信号と、9
4クロツクの色情鍜と574クロツクの輝度情報より収
る。そこで。
タイムシフトにより有効映像フィン1050クイン1に
確保した上で、水平同期信号とバースト信号とを前分割
多重゛するためKは、1フレームを1080ラインとし
1クインを500タロツクとすれば良い。この関係は 480クロツクX1125(ライン)意i+毒=540
000ドツト =500クロックx1080(ライン)より明らかであ
り、有効映像ラインを4奴なくタイムシフトするために
は上述する関係以外はあり得ない。
1ラインt−5ooクロツクとすると、第1図に図示す
る様に32クロツクが映像情報以外のスペースになる。
そこで1本実施例ではこのスペースに6クロツクを前後
のペデスタルとする10クロツクの負極水平同期パルス
と、4クロツクを1周期とするバースト信号を4波を時
分割多重している。
また本実施例では%2図に図示する様に1フレーム11
25ラインを時分割多重のために1フレーム1080ク
インとすることにより、フィールド当りのブランキング
期間を15ラインとしている。支に記録に捺し、1トラ
ツクに270ラインを記録し、270ライン中ブクンキ
ング期間t−7ライン又は8ライン伽保することKより
、ヘッド出力切換タイミングに於ける有効映像ラインの
記録を中断している。第2図中2イン(L)のドツトは
ヘッド出力切換タイミングを示す。
本実施例は上述する記録信号を形成するため、第4図に
図示する信号形成回路を設けている。まず、帯域圧に映
像信号は、AD変換回路11)に於て16.2MHzの
マスタクロックによってAD変換される。このAD変換
データは書込アドレスによってメモリ(2)K記憶され
る。記録されるAD変換データは、垂直ブランキング期
間と水平同期信号期間を除く映像情報のみであり、書込
制御回路15)は、帯域圧縮映像信号中のフレーム同期
パルスを起点として水平パルスを計数することKより有
効映像ラインを脈別し水平パルスの幅を検出して映像期
間を識別しており、映像情報期間にのみマスタクロック
を書込アドレス発生回路151 K入力している。従っ
てメモリ制御回1614>は書込アドレスに従って所定
タイミングでメモ1月2)を書込状態としている。(第
3図参照)一方続出制御回路(8)は、フレームパルス
入力後水平パルスを所定量カクントし、上述する書込が
開始されるタイミングでマスタフロックの計数を開始し
、500クロツク毎に480クロツクづつ1ライン分の
マスタクロックを続出アドレス発生回路17)に供給し
ている。更にこの続出制御回路+81は、フレームの前
半に放て2662イン分の続出を為した後、7ライン分
(500X7クロツク分)マスタクロックの導出を阻止
しく′fJ3図参照〕その後262ライン分の続出を為
して8ライン分マスタクロックの導出を阻止している。
更に、フレームの後半に於ても続出制御回路18)は前
述と同様にマスタクロックの導出状恵をコントロールし
ている。従って、アドレス信号発生回路(7)は32ク
ロック分の休止期間を確保し乍ら読出アドレスを順次変
更すると共に、263ライン分の読出アドレスを発生し
た後7ライン分の休止期間を確保し、続いて262ライ
ン分の続出アドレスを発生した後8ライン分の休止期間
を確保することにより1フイ一ルド分の続出アドレスを
指定している。この続出アドレスを入力するメモリ制御
回路14)は書込タイミングとは位相を異にする続出タ
イミングに於て、この続出アドーン −’    −I
JJ−゛    、”。
メモリ+2)に供給して前記メモリ(2)よりAD変換
データを読出している。
読出されたAD変換データは同期バースト付加回路(3
)K於てその水平続出休止期間に負極水平同期パルスと
バースト信号に対応するデータを付加されると共に記録
走査始終端の7又は8ラインのブランキング期間に負極
水平同期パルスとペデスタルレベルに対応するデータを
付加されるっ従って、記録信号中の負極同期パルスは連
続的に形成されることになる。
データを付加されて連続化されたAD変換データ(第6
図参照)はDA変換回路191に放てアナログ化された
後1フレーム当り4木の記録トラックとしてFM変n記
録される。
尚、上述する信号形成回路は、再生時には上述する動作
とは逆の動作を実行することにより、元通りの帯域圧縮
映像信号を形成すべく機能する。
(ト)発明の効果 よって、本発明によれば、共通のマスタクロックによっ
て記録信号を形成することが出来、回路構成も簡単にな
り、記録信号周波数帯域も増加することがなくその効果
は大である。
4、図面7単な説明 凶は何れ 本発明の一実施例を示し、第1図は帯域圧縮
映像信号と記録信号の一ライン当りの構成対照図、第2
図は同フレーム当りの構成対照図、第5図はアドレス発
生タイミング対照図、第4図は信号形成回路の回路ブロ
ック図を、それぞれ顕わす。
(2)・・・メモリ、(5)・・・書込アドレス発生回
路、(71・・・続出アドレス発生回路。

Claims (1)

    【特許請求の範囲】
  1. (1)高品位映像信号を多重サブサンプリングにより帯
    域圧縮して得られる帯域圧縮映像信号をヘリカルスキャ
    ン方式のビデオテープレコーダに記録すべく、帯域圧縮
    映像信号の水平有効映像期間に先行して負極水平同期パ
    ルス及びバースト信号を時分割多重処理した後、映像期
    間を記録走査期間に対応せしめタイムシフト処理する高
    品位ビデオテープレコーダに於て、 前記時分割多重処理に際し前記帯域圧縮映像信号を時間
    軸圧縮することなく水平同期周期でタイムシフトするこ
    とを特徴とする記録信号形成回路。
JP61268028A 1986-11-11 1986-11-11 記録信号形成回路 Pending JPS63121385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61268028A JPS63121385A (ja) 1986-11-11 1986-11-11 記録信号形成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61268028A JPS63121385A (ja) 1986-11-11 1986-11-11 記録信号形成回路

Publications (1)

Publication Number Publication Date
JPS63121385A true JPS63121385A (ja) 1988-05-25

Family

ID=17452884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61268028A Pending JPS63121385A (ja) 1986-11-11 1986-11-11 記録信号形成回路

Country Status (1)

Country Link
JP (1) JPS63121385A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1489747A1 (en) * 2002-03-22 2004-12-22 Thine Electronics, Inc. Semiconductor integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1489747A1 (en) * 2002-03-22 2004-12-22 Thine Electronics, Inc. Semiconductor integrated circuit
EP1489747A4 (en) * 2002-03-22 2005-07-20 Thine Electronics Inc SEMICONDUCTOR INTEGRATED CIRCUIT
US7049994B2 (en) 2002-03-22 2006-05-23 Thine Electronics, Inc. Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPS623637B2 (ja)
EP0025277A2 (en) Record disc of video and audio information for stop-motion playback and methods and apparatus for making and playing such a record disc
US4277796A (en) Slow down color processor for video disc mastering using a special mode VTR
JPS61158288A (ja) 映像信号の再生装置
JPS63121385A (ja) 記録信号形成回路
JPS598482A (ja) 映像信号の記録再生装置
JPH0578995B2 (ja)
JPH065938B2 (ja) 映像信号の記録方法、映像信号の記録装置および記録再生装置
JP3124976B2 (ja) 映像信号再生装置および映像信号記録再生装置
JPS58114582A (ja) ビデオ信号の記録装置
JPS60217773A (ja) スキュ−歪除去装置
JPH0752962B2 (ja) カラー映像信号の記録再生方法
JPH0572154B2 (ja)
JP2569553B2 (ja) ビデオテープレコーダ
JPS60160276A (ja) 映像信号処理装置
JPS61228787A (ja) 映像信号の記録方法
JP2641626B2 (ja) Muse信号記録装置
JPH0144075B2 (ja)
JPS5828952B2 (ja) 音声情報付映像情報の記録方法
JPS6337795A (ja) 録画用信号処理方法
JP3109094B2 (ja) 映像信号記録再生装置
JPH0530355B2 (ja)
JPS6214587A (ja) ビデオ信号記録方法
JPH04306098A (ja) 高品位映像記録又は再生装置
JPH0730852A (ja) 映像信号記録再生装置