JPS6311784B2 - - Google Patents

Info

Publication number
JPS6311784B2
JPS6311784B2 JP58136921A JP13692183A JPS6311784B2 JP S6311784 B2 JPS6311784 B2 JP S6311784B2 JP 58136921 A JP58136921 A JP 58136921A JP 13692183 A JP13692183 A JP 13692183A JP S6311784 B2 JPS6311784 B2 JP S6311784B2
Authority
JP
Japan
Prior art keywords
floating gate
region
gate
channel region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58136921A
Other languages
English (en)
Other versions
JPS5943577A (ja
Inventor
Keshitobodo Parubitsutsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5943577A publication Critical patent/JPS5943577A/ja
Publication of JPS6311784B2 publication Critical patent/JPS6311784B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

【発明の詳細な説明】 本発明は第一導電型の半導体材料の半導体本体
と、該半導体本体中に第一チヤネル領域によつて
離間されている第二導電型の第一及び第二領域
と、該第一チヤネル領域の上側に存在するフロー
テイングゲートと、該フローテイングゲートを前
記第一チヤネル領域から分離し及び該第一チヤネ
ル領域の一部分の上側に存在する部分であつて残
りの部分よりも薄い当該部分を有する第一絶縁層
と、前記フローテイングゲートの上側に存在する
制御ゲートと、該制御ゲートを前記フローテイン
グゲートから分離する前記第一絶縁層の薄い部分
よりも厚い第二絶縁層とを具えるメモリ装置に関
する。
制御電極と半導体本体との間にフローテイング
ゲートを電気的に絶縁して設けて構成される金属
酸化物半導体（MOS）メモリ装置が知られてい
る。この装置によれば、フローテイングゲートと
半導体本体との間に正しい極性で充分に高い電界
が誘起すると、電荷キヤリアが薄い絶縁層を半導
体本体からフローテイングゲートへと通り抜け、
この装置を一方の２値状態にプログラムすること
ができる。フローテイングゲートと半導体との間
に反対極性の電界を誘起することによつて、電荷
キヤリアをフローテイングゲートから除去しデー
タを消去するか又はこの装置を他方の２値状態に
反転させることが出来る。
フローテイングゲートとトンネリング（tunne
―ling）酸化物とを採用しているMOS型のプロ
グラマブル読み取り専用メモリ（EEPROM）に
ついては米国特許4203158に開示されている。こ
のタイプの装置のフローテイングゲートは外部か
ら電気的に絶縁されているので、プログラミング
及び消去電圧をアクセス可能な制御ゲートと基板
との間に供給し、トンネリング電界をフローテイ
ングゲートと基板との間に容量結合を介して誘起
する。このフローテイングゲートと関連する容量
は２個あり、一方はフローテイングゲートと基板
との間の容量であり、他方はフローテイングゲー
トと制御ゲートとの間の容量である。これら２個
の容量は分圧器を形成し、この分圧器の端子間に
印加された電圧は容量に反比例して分圧される。
20V付近での適度に低い供給電圧でトンネリン
グ作用を有効に行わせるために、フローテイング
ゲートと基板との間のトンネリング酸化物を著し
く薄くし、例えば、約100Åかそれ以下であつて
かつフローテイングゲートと制御ゲートとの間の
酸化物の厚さの約10分の１とする必要がある。両
ゲートが同一面積（領域）を有する場合には、誘
起電界のほとんどはゲート間の厚い酸化物を横切
つて形成され、電界が必要とされるトンネリング
酸化物の両端間には非常にわずかの電界しか現わ
れない。プログラムモードでトンネリング作用を
行わせるためには、制御ゲートとフローテイング
ゲートとが重畳した領域をトンネリング領域より
も著しく大きくしなければならない。重畳領域の
大きさを２個の酸化物層の、大きな厚さの比を丁
度補償するために要する領域よりも大きくする必
要がある。上述した例では、重畳領域をトンネリ
ング酸化物の領域の約15倍とする必要がある。こ
のように領域を大きくする必要があるため、16K
ビツト以上の容量を有するが不当に嵩ばることが
ない高密度のEEPROMを製作するのは困難であ
る。従つて、現在使用されている比較的低い電圧
でプログラムしかつ消去したりすることの出来
る、縮小寸法の新しいEEPROMを設計する要求
が著しく高まつている。
本発明の目的は高容量でしかも物理的寸法の小
さいメモリ装置を提供するにある。
従つて、この目的の達成を図るため、本発明に
よれば、第一導電型の半導体材料から成る本体に
第二導電型から成り互いに第一チヤネル領域によ
つて離間された第一及び第二領域を設ける。この
本体中で第三領域を第二チヤネル領域によつて第
二領域から離間させる。フローテイングゲートを
第一及び第二チヤネル領域の両者の上側に位置さ
せる。第一絶縁層によつて、フローテイングゲー
トを第一及び第二チヤネル領域から分離する。こ
の第一絶縁層の一部分を第一チヤネル領域の、残
りの部分よりも薄い部分の上側に位置させる。こ
の薄い絶縁層部分はフローテイングゲートと半導
体本体との間で電荷の通り抜けが出来るための窓
を構成する。制御電極をフローテイングゲートの
上側に設け、これを第一絶縁層の部分よりもさら
に薄い第二絶縁層によつてフローテイングゲート
から分離する。
第一及び第二チヤネル領域の表面には第一導電
型の不純物を追加して添加し、フローテイングゲ
ートには第一導電型の不純物を添加して、これら
が相まつて作用して第一及び第二チヤネル領域の
無損傷状態のしきい値を高める。フローテイング
ゲートと制御電極の領域、及び、第一及び第二絶
縁層の厚さは、プログラミング電圧が制御ゲート
と半導体本体との間に印加された時第一反転層が
第一チヤネル領域中に生ぜしめられるように、釣
り合いをとり、よつてフローテイングゲートと制
御電極との間の容量をフローテイングゲートと半
導体との間の容量に実質的に等しくする。このよ
うにして絶縁層部分を横切つて生じせしめられた
電界はこの絶縁層を経てフローテイングゲートに
いたる意味のあるトンネリング作用を生じるほど
には充分ではなく、フローテイングゲート電圧は
変化せず、装置のしきい値電圧は無損傷状態から
変化しない。
しかしながら、反対極性の消去電圧を制御ゲー
トと第二導電型の第一領域例えばドレイン領域と
の間に印加すると、第一チヤネル領域中には反転
層は生ぜず、フローテイングゲートと半導体本体
との間の容量はフローテイングゲートが部分的に
重複している小さな側部拡散領域に限定されてい
るような容量にすぎない。従つて、フローテイン
グゲートは消去電圧のほんの一部分を受取るにす
ぎないが、薄い絶縁層を横切つて大きな電圧差が
生じかつ大きな電界が生じる。この大きな電界は
フローテイングゲートからドレイン領域へのトン
ネリング現象を生じるのに充分であり、よつてフ
ローテイングゲートを一層正の電圧へと高め、し
きい値電圧を負の値にもたらす。
以下、図面により本発明の実施例につき説明す
る。
第１図及び第２図は電気的に消去可能な読取専
用メモリ（EEPROM）セルを夫々示す上面図及
び断面図である。単結晶半導体材料、例えば、珪
素の半導体本体又は基板８に活性領域１０を設
け、その周囲をフイールド酸化物１２の領域で囲
む。このフイールド酸化物１２と活性領域１０と
の間の境界を二本の実線１４及び１６で示す。図
示の実施例では、セルをＮチヤネル型すなわち第
一導電型装置とする。基板１０の上側表面内に第
二導電型の領域を横方向に分離して数個設ける。
第二導電型の第一領域１８と第二領域２０とを第
一チヤネル領域２２によつて離間する。第二導電
型の第三領域２４を第二チヤネル領域２６によつ
て離間する。第二導電型の第四領域を第三チヤネ
ル領域３０によつて第一領域１８から離間する。
これら全ての領域１８，２０，２４，２８を不純
物多量添加Ｎ導電型領域とし、図中Ｎ＋のように
示す。３個のチヤネル領域２２，２６，３０を共
通の直線軸に沿つて縦方向に並べる。
矩形環状のフローテイングゲート３２は第一及
び第二チヤネル領域２２及び２６の両者の上側に
夫々位置している。フローテイングゲート３２を
薄い酸化物領域３４によつて第一チヤネル領域２
２の一部分から分離すると共に厚い酸化物層３６
によつて第一チヤネル領域の残部から分離する。
この薄い酸化物領域３４を70〜1000Åの厚さとす
る。酸化物層３６と同じ厚さの厚い酸化物層３８
によつてフローテイングゲート３２を第二チヤネ
ル領域２６から分離する。環状フローテイングゲ
ート３２は第一及び第二チヤネル領域２２及び２
６の幅全体にわたつて延在していると共に、部分
的に第１図に示すように、フイールド酸化物１２
上にも延在している。
制御ゲート４０はフローテイングゲート３２の
上側に位置しており、このゲート４０は、フロー
テイングゲート３２内の矩形状開口部（又は穴又
は窓）と一致せず第二領域２０の上側に同様な矩
形状開口部４２を有している。この制御電極４０
は図示されていない他の同様なセルへと垂直方向
の両方向に延在している。この制御ゲート４０を
熱成長された二酸化珪素のような絶縁層４４によ
つてフローテイングゲートから分離する。この絶
縁層４４の厚さを約800Åとする。
選択ゲート４６を第三チヤネル領域３０の上側
に延在させる。この選択ゲート４６は第三チヤネ
ル領域３０の幅全体にわたつて延在すると共に制
御電極４０と平行に他のセルへと両方向に伸びて
いる。この選択ゲート４６を熱二酸化珪素のよう
な絶縁層４８によつて第三チヤネル領域３０から
分離する。絶縁層４８の厚さを約700Åとする。
選択ゲート４６及び、第三チヤネル領域３０によ
つて分離されている、Ｎ＋領域１８及び２８はメ
モリセル選択用の選択トランジスタを形成する。
Ｎ＋領域２８をビツトラインと称し、選択ゲート
４６を選択ライン又はワードラインと称する。
制御ゲート４０及び選択ゲート４６を多結晶珪
素を以つて形成してこれらにＮ型又はＰ型の不純
物添加を行つて導電体とし得る。フローテイング
ゲート３２を多結晶珪素を以つて形成してこれに
基板１０と同様に硼素のようなＰ型不純物を添加
する。第一及び第二チヤネル領域２２及び２６に
は硼素又はこれに類似するＰ型不純物添加を追加
して行なう。これには追加の注入を行うことも出
来る。このチヤネル領域２２及び２６並びにフロ
ーテイングゲート３２のＰ型不純物添加はメモリ
セルの無損傷状態（virgin state）のしきい値電
圧を上昇するように作用する。メモリセルのこの
無損傷状態のしきい値電圧を少なくとも正の３又
は4Vにすべきである。この無損傷状態のしきい
値電圧は、トンネリング（又はトンネル効果）に
よつてフローテイングゲート３２上に生ぜしめら
れる電荷が存在しない場合には、チヤネル２６を
反転せしめるために制御電極４０に供給出来る最
小電圧である。勿論、チヤネル領域２２は酸化物
領域３４が薄いため低い無損傷状態のしきい値を
有している。
典型例すなわち米国特許第4203158に例示され
ている従来装置においては、フローテイングゲー
ト及び制御ゲート間の容量と、フローテイングゲ
ート及び基板間の容量との比を１より大きくし例
えば2.5とする。このようにするには、制御ゲー
ト及びフローテイングゲート間の重なつている領
域を薄いトンネリング酸化物の領域の約30倍大き
くする。無損傷しきい値電圧を正の１または2V
とし得る。従つて、制御電極に正の20Vを印加し
てセルをプログラミングする場合には、フローテ
イングゲートは14Vを受け取り、この電圧は100
Åの酸化物を通るトンネリング作用に必要な10V
よりも実質的に高い電圧である。その結果、電子
が基板からフローテイングゲートへとトンネル効
果で通り抜けてフローテイングゲートを負に帯電
させ、よつてメモリセルのしきい値電圧を例えば
正の約7Vの値にする。消去動作時には、この制
御ゲート及び基板間に反対極性の電圧を印加して
フローテイングゲートから基板へと逆方向のトン
ネル効果をもたらし、このフローテイングゲート
を正に帯電したままにしてしきい値電圧を負の値
例えば−5Vに下げる。このフローテイングゲー
トから基板へ向うトンネリングバツクを妨げるよ
うな空気層が薄い酸化物の下側に形成されるのを
回避するため、従来装置ではトンネリング酸化物
の下側に砒素又は他のＮ型ドーパントを注入して
いる。この注入により消去期間中のトンネル効果
を助長する。
これに対し、本発明によればトンネリング酸化
物の下側に砒素又はＮ型注入を行わないが、その
代わりに基板と同じ導電型の、硼素のような反対
導電型のドーパントを添加する。その上さらに、
フローテイングゲートに同様な硼素又はＰ型ドー
パントを添加する。これらの不純物添加により、
メモリセルの無損傷状態のしきい値電圧が従来装
置における通常のしきい値圧よりも高くなる。本
発明によるメモリセルの無損傷状態のしきい値電
圧は少なくとも3Vであり好ましくは約4Vであ
る。また、制御ゲート及びフローテイングゲート
間の重畳している領域であつて、これら間の酸化
物の領域でもある当該領域は従来装置に存在する
領域の二分の一であり、この領域はトンネリング
酸化物の領域の15倍にすぎない。従つて、この中
間の酸化物の厚さを薄いトンネリング酸化物の厚
さの約7.5〜10倍であるとすると、関連する２個
の容量の比は約一となる。すなわち、フローテイ
ングゲートと制御ゲートとの間の容量はフローテ
イングゲートと基板との間の容量にほぼ等しい。
次に第１図及び第２図のメモリ装置の動作につ
き第３図のグラフを用いて説明する。メモリ装置
をプログラミングするため、正の20Vの電圧を制
御ゲート４０に印加し、基板１０を接地する。容
量比は１であるので、フローテイングゲート３２
上には10Vの電圧が誘起される。このフローテイ
ングゲート３２の10Vの電圧は薄い酸化物層３４
の下側の第一チヤネル領域２２を反転せしめるの
に十分であるが、フローテイングゲート３２に電
子をトンネリングさせて有効的になさせしめるに
は不十分である。このフローテイング電圧ゲート
３２はほとんど或いは全く変化せず、メモリ装置
のしきい値電圧は同じ電圧を維持する。尚、例え
ばプログラミング前のメモリセルの状態が損傷状
態であるとすると、このしきい値電圧は4Vの無
損傷状態のしきい値電圧である。第３図に示すし
きい値電圧VTはプログラミング期間（期間P1で
示す）中では無損傷しきい値電圧VOに等しい4V
の値で平らな状態となつている。
メモリセルの消去を行うため、ドレイン領域１
８に正の16Vの電圧を印加し、制御ゲート４０を
接地電位に保持する。従つて、消去モード期間中
は反対極性の電圧を印加する。第一領域であるド
レイン領域１８に正の16Vの電圧が印加される
と、チヤネル領域２２は反転せずにその代わり空
気化される。反転層が無いので、フローテイング
ゲート３２と基板１０との間の有効容量は単にフ
ローテイングゲート３２とドレイン領域１８との
間の容量であるにすぎず、この容量はＮ＋ドレイ
ン領域１８の側方拡散の領域に限定されると共に
その幅の大きさは約0.3μmにすぎない。その結
果、容量比は著しく大きい値となる。すなわち、
フローテイングゲート３２と制御ゲート４０との
間の容量はフローテイングゲート３２とドレイン
領域１８との間の容量よりも遥かに大である。こ
れがため、電圧は、その大部分がフローテイング
ゲート３２とドレイン領域１８との間の小さい容
量間に誘起されるように分圧される。正のほんの
3Vまたはその程度の電圧がフローテイングゲー
ト３２に現われ、電圧差を13Vとする。この13V
という電圧はフローテイングゲート３２からドレ
イン領域１８への有効トンネリング作用を生ぜし
めるに十分である。フローテイングゲート３２か
ら電子を除去することにより、フローテイングゲ
ート３２の電位を正に高め、しきい値電圧を減少
すなわちさらに負の方向にもたらす。従つて、こ
の例では、第３図の期間Ｅに示すように、メモリ
セルのしきい値電圧VTだけ低下してマイナス2V
になる。
メモリセルを再プログラミングする場合には、
基板１０を接地し制御ゲート電圧を再び高くして
正の20Vにする。フローテイングゲートの＋3V
分の電荷によつてこのフローテイングゲート電圧
を＋13Vに上昇させ、よつてゲートに電子をトン
ネリングせしめてフローテイングゲート中の正の
電荷を相殺せしめるので、しきい値電圧VTは再
び上昇しＬ期間P2においては前と同様な、無損
傷状態のしきい値電圧に等しい電圧レベルにな
る。
制御ゲートとフローテイングゲートとの間の重
なり合つている領域を低減させることにより、ト
ンネリング酸化物の領域に対するこの重なり合つ
ている領域の比の値を低減することにより、プロ
グラミングの際中にはほとんど又は全くトンネリ
ング作用が生じない程度にまで容量比を減少させ
る。しかしながら、消去期間には、基板と制御ゲ
ートとの間に印加される反対極性の電圧によつて
フローテイングゲートからドレイン領域１８への
著しく有効的なトンネリング作用を生ぜしめる程
度にまで有効容量比を低減させる。チヤネル領域
及びフローテイングゲートに適当にドーピングす
なわち不純物添加を行つて無損傷状態の高い電圧
を得ることにより、プログラミング期間にトンネ
リング作用が存在しないにもかかわらず、プログ
ラミング時と消去時との間のしきい値電圧差であ
るしきい値電圧の窓を十分高く維持する。制御ゲ
ートとフローテイングゲートとの間の重なり合つ
た領域を低減することにより、32Kビツト以上の
記憶容量を有するEEPROMSの寸法を縮小する
ことが可能となる。
【図面の簡単な説明】
第１図は本発明によるメモリセルを示す上面
図、第２図はメモリセルの断面を示す断面図、第
３図はプログラムモードＰおよび消去モードＥの
各期間中におけるメモリセルしきい値電圧の変化
を時間ｔの関数として示す曲線図である。 ８…半導体本体（又は基板）、１０…活性領域、
１２…フイールド酸化物、１４，１６…境界、１
８…第一領域、２０…第二領域、２２…第一チヤ
ネル領域、２４…第三領域、２６…第二チヤネル
領域、２８…第四領域、３０…第三チヤネル領
域、３２…フローテイングゲート、３４…薄い酸
化物領域、３６，３８…厚い酸化物領域、４０…
制御ゲート、４２…開口部、４４，４８…絶縁
層、４６…選択ゲート。

Claims (1)

  1. 【特許請求の範囲】 １ 第一導電型の半導体材料の半導体本体と、該
    半導体本体中で第一チヤネル領域によつて離間さ
    れている第二導電型の第一及び第二領域と、該第
    一チヤネル領域の上側に存在するフローテイング
    ゲートと、該フローテイングゲートを前記第一チ
    ヤネル領域から分離し及び該第一チヤネル領域の
    一部分の上側に存在する部分であつて残りの部分
    よりも薄い当該部分を有する第一絶縁層と、前記
    フローテイングゲートの上側に存在する制御ゲー
    トと、該制御ゲートを前記フローテイングゲート
    から分離する前記第一絶縁層の薄い部分よりも厚
    い第二絶縁層とを具えるメモリ装置において、前
    記半導体本体中に第二チヤネル領域によつて前記
    第二領域から離間させた第二導電型の第三領域を
    設けてあり、該第二チヤネル領域を前記第一絶縁
    層によつて被覆してあり、前記フローテイングゲ
    ートを前記第二チヤネル領域の上側に位置させる
    と共に、該第二チヤネル領域から前記第一絶縁層
    によつて分離してあり、前記第一及び第二チヤネ
    ル領域には第一導電型の追加の表面不純物添加を
    行つてあり、前記フローテイングゲートには前記
    第一及び第二チヤネル領域の無損傷状態のしきい
    値電圧を高めるため第一導電型の不純物添加を行
    つてあり、前記フローテイングゲート及び前記制
    御ゲートの領域及び前記第一及び第二絶縁層の厚
    さを、プログラミング電圧が前記制御ゲート及び
    前記半導体本体間に印加された時、前記フローテ
    イングゲート及び前記制御ゲート間の容量が該フ
    ローテイングゲート及び前記半導体本体間の容量
    に実質的に等しくなり、かつ、反対極性の消去電
    圧が前記制御ゲート及び前記半導体本体間に印加
    された時、前記フローテイングゲート及び該半導
    体本体間の有効容量が該フローテイングゲート及
    び前記制御ゲート間の容量よりも実質的に小さく
    なるように、規定して成ることを特徴とするメモ
    リ装置。 ２ さらに、前記半導体本体中で第三チヤネル領
    域によつて前記第一領域から離間されている第二
    導電型の第四領域と、選択ゲートと、該選択ゲー
    トを前記第三チヤネル領域から分離する第三絶縁
    領域とを含み、前記第一及び第三領域、前記第三
    チヤネル領域及び前記選択ゲートは前記第一及び
    第二チヤネル領域と直列の選択トランジスタを構
    成して成ることを特徴とする特許請求の範囲１記
    載のメモリ装置。 ３ 前記第一，第二及び第三チヤネル領域を共通
    の直線軸に沿つて縦方向に並べて成ることを特徴
    とする特許請求の範囲２記載のメモリ装置。 ４ 前記フローテイングゲート及び前記制御ゲー
    トを矩形環状形状とし、これらゲートに第二導電
    型の前記第二領域の上側に位置する中央の矩形状
    開口部を形成して成ることを特徴とする特許請求
    の範囲１記載のメモリ装置。 ５ 前記フローテイングゲートは第二導電型の前
    記第一及び第二領域の側方拡散領域の上側に位置
    していることを特徴とする特許請求の範囲１記載
    のメモリ装置。 ６ 前記第一及び第二チヤネル領域の不純物添加
    及び前記フローテイングゲートの不純物添加は前
    記第二チヤネル領域の無損傷状態のしきい値電圧
    が正の約３〜4Vとなるように行われていること
    を特徴とする特許請求の範囲１記載のメモリ装
    置。
JP58136921A 1982-07-30 1983-07-28 メモリ装置 Granted JPS5943577A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/403,694 US4608585A (en) 1982-07-30 1982-07-30 Electrically erasable PROM cell
US403694 1982-07-30

Publications (2)

Publication Number Publication Date
JPS5943577A JPS5943577A (ja) 1984-03-10
JPS6311784B2 true JPS6311784B2 (ja) 1988-03-16

Family

ID=23596673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58136921A Granted JPS5943577A (ja) 1982-07-30 1983-07-28 メモリ装置

Country Status (5)

Country Link
US (1) US4608585A (ja)
EP (1) EP0100572B1 (ja)
JP (1) JPS5943577A (ja)
DE (1) DE3379301D1 (ja)
IE (1) IE55287B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654683A (en) * 1985-08-23 1987-03-31 Eastman Kodak Company Blooming control in CCD image sensors
JPS6253463A (ja) * 1985-09-02 1987-03-09 東海工業ミシン株式会社 多頭型刺しゅう縫ミシン
US4736342A (en) * 1985-11-15 1988-04-05 Texas Instruments Incorporated Method of forming a field plate in a high voltage array
US4757359A (en) * 1986-04-07 1988-07-12 American Microsystems, Inc. Thin oxide fuse
IT1191566B (it) * 1986-06-27 1988-03-23 Sgs Microelettronica Spa Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione
IT1201834B (it) * 1986-07-10 1989-02-02 Sgs Microelettronica Spa Dispositivo di memoria non volatile a semiconduttore
US5020030A (en) * 1988-10-31 1991-05-28 Huber Robert J Nonvolatile SNOS memory cell with induced capacitor
US5081054A (en) * 1989-04-03 1992-01-14 Atmel Corporation Fabrication process for programmable and erasable MOS memory device
US5066992A (en) * 1989-06-23 1991-11-19 Atmel Corporation Programmable and erasable MOS memory device
US5014098A (en) * 1990-02-26 1991-05-07 Delco Electronic Corporation CMOS integrated circuit with EEPROM and method of manufacture
US5153143A (en) * 1990-02-26 1992-10-06 Delco Electronics Corporation Method of manufacturing CMOS integrated circuit with EEPROM
KR930006954A (ko) * 1991-09-25 1993-04-22 리차드 데이비드 로만 개선된 지속 특성을 갖는 전기적 소거가능 프로그램 가능 판독 전용 메모리(eeprom)
US5396459A (en) * 1992-02-24 1995-03-07 Sony Corporation Single transistor flash electrically programmable memory cell in which a negative voltage is applied to the nonselected word line
JPH0669515A (ja) * 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
TW332344B (en) * 1997-02-27 1998-05-21 Philips Electronics Nv Semiconductor device with a programmable semiconductor element
WO1998038682A1 (en) * 1997-02-27 1998-09-03 Koninklijke Philips Electronics N.V. Semiconductor device with a programmable semiconductor element
US6048738A (en) * 1997-03-07 2000-04-11 Sharp Laboratories Of America, Inc. Method of making ferroelectric memory cell for VLSI RAM array
EP1058299A1 (en) * 1999-06-04 2000-12-06 STMicroelectronics S.r.l. Process for manufacturing electronic devices comprising nonvolatile memory cells with dimensional control of the floating gate regions
DE19929618B4 (de) 1999-06-28 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung einer nichtflüchtigen Halbleiter-Speicherzelle mit separatem Tunnelfenster
US6232630B1 (en) * 1999-07-07 2001-05-15 Advanced Micro Devices, Inc. Light floating gate doping to improve tunnel oxide reliability
EP1071134A1 (en) 1999-07-22 2001-01-24 STMicroelectronics S.r.l. Process for manufacturing an electronic device comprising EEPROM memory cells with dimensional control of the floating gate regions
US6518110B2 (en) * 2000-09-01 2003-02-11 Wen Ying Wen Method of fabricating memory cell structure of flash memory having annular floating gate
JP2004200553A (ja) * 2002-12-20 2004-07-15 Fujitsu Ltd 半導体装置及びその製造方法
US7456465B2 (en) * 2005-09-30 2008-11-25 Freescale Semiconductor, Inc. Split gate memory cell and method therefor
US8670278B1 (en) * 2009-03-27 2014-03-11 Cypress Semiconductor Corporation Method and apparatus for extending the lifetime of a non-volatile trapped-charge memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
GB1311178A (en) * 1970-09-19 1973-03-21 Ferranti Ltd Semiconductor devices
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
US4150389A (en) * 1976-09-29 1979-04-17 Siemens Aktiengesellschaft N-channel memory field effect transistor
DE2743422A1 (de) * 1977-09-27 1979-03-29 Siemens Ag Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
NL7713051A (nl) * 1977-11-28 1979-05-30 Philips Nv Halfgeleiderinrichting met een permanent geheu- gen en werkwijze ter vervaardiging van een der- gelijke halfgeleiderinrichting.
NL7801532A (nl) * 1978-02-10 1979-08-14 Philips Nv Halfgeleiderinrichting.
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4467452A (en) * 1981-02-12 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Nonvolatile semiconductor memory device and method of fabricating the same

Also Published As

Publication number Publication date
IE55287B1 (en) 1990-08-01
EP0100572A3 (en) 1986-02-19
JPS5943577A (ja) 1984-03-10
EP0100572B1 (en) 1989-03-01
IE831802L (en) 1984-01-30
DE3379301D1 (en) 1989-04-06
US4608585A (en) 1986-08-26
EP0100572A2 (en) 1984-02-15

Similar Documents

Publication Publication Date Title
JPS6311784B2 (ja)
US5777361A (en) Single gate nonvolatile memory cell and method for accessing the same
US4099196A (en) Triple layer polysilicon cell
US4412311A (en) Storage cell for nonvolatile electrically alterable memory
US4404577A (en) Electrically alterable read only memory cell
KR830001453B1 (ko) 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자
US7157773B2 (en) Nonvolatile semiconductor memory device
US5969383A (en) Split-gate memory device and method for accessing the same
KR100274491B1 (ko) 스페이서 플래쉬 셀 공정
US4425631A (en) Non-volatile programmable integrated semiconductor memory cell
US4558344A (en) Electrically-programmable and electrically-erasable MOS memory device
JPS6112396B2 (ja)
EP0198040B1 (en) Nonvolatile memory cell
JPH0130315B2 (ja)
GB2073484A (en) Non-volatile eprom cell
US4479203A (en) Electrically erasable programmable read only memory cell
EP0177816B1 (en) Non-volatile dynamic random access memory cell
EP0087012B1 (en) Electrically alterable read-only storage cell and method of operating same
US5661687A (en) Drain excluded EPROM cell
US5739568A (en) Non-volatile memory having a cell applying to multi-bit data by double layered floating gate architecture and programming method for the same
JPH11238814A (ja) 半導体記憶装置およびその制御方法
EP0175894B1 (en) Non-volatile semiconductor storage cell
KR100241524B1 (ko) 플래쉬 메모리 셀
US4511996A (en) Memory cell having a double gate field effect transistor and a method for its operation
EP0176714B1 (en) Memory cell storing logic data in volatile and non-volatile forms