JPS63116421A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63116421A JPS63116421A JP26316086A JP26316086A JPS63116421A JP S63116421 A JPS63116421 A JP S63116421A JP 26316086 A JP26316086 A JP 26316086A JP 26316086 A JP26316086 A JP 26316086A JP S63116421 A JPS63116421 A JP S63116421A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- substrate
- amorphous
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 238000000137 annealing Methods 0.000 abstract description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract 1
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に係り、特に化合物
半導体のアニール方法に関するものである。
半導体のアニール方法に関するものである。
従来のこの種のアニール方法による工程を第２図（ａ）
〜（Ｃ）に示す。これらの図において、１は半絶縁性Ｇ
ａＡｓ基板（以下単にＧａＡｓ基板という）、２は能動
層形成用のホトレジスＩ・パターン、３はイオン注入で
、例えば３ ｉ＋２９である，、４はイオン注入領域、
５はアニール後に形成された能動層である。
〜（Ｃ）に示す。これらの図において、１は半絶縁性Ｇ
ａＡｓ基板（以下単にＧａＡｓ基板という）、２は能動
層形成用のホトレジスＩ・パターン、３はイオン注入で
、例えば３ ｉ＋２９である，、４はイオン注入領域、
５はアニール後に形成された能動層である。
次に、第２図σ戸し程について説明する。
まず、ＧａＡｓ基板１上に、能動層形成用のホトレジス
トパターン 次に、シリコン等のイオン注入３を施し、Ｇ ａ Ａ．
ｓ基板１上にイオン注入領域４を形成ずろ（第２図（
１３））。その後、ホトレジストパターンした後、アニ
ール、例えば８００℃，４０分間の熱処理を還元性雰囲
気、例文ばＨ ２雰囲気または不活性雰囲気、例えばＡ
ｒ，Ｎｅ芥囲気中で施すことによって能動層５を形成す
る（第２図（Ｃ））。
トパターン 次に、シリコン等のイオン注入３を施し、Ｇ ａ Ａ．
ｓ基板１上にイオン注入領域４を形成ずろ（第２図（
１３））。その後、ホトレジストパターンした後、アニ
ール、例えば８００℃，４０分間の熱処理を還元性雰囲
気、例文ばＨ ２雰囲気または不活性雰囲気、例えばＡ
ｒ，Ｎｅ芥囲気中で施すことによって能動層５を形成す
る（第２図（Ｃ））。
従来のアニール方法は以上のように行われているので、
熱処理の際にＧ ａＡ ｓ基板１の表面からＡｓが抜は
出し、ＧａＡｓ基板１の結晶性の変化や、これに伴う不
純物原子の活性化率の低下などの問題点があった。
熱処理の際にＧ ａＡ ｓ基板１の表面からＡｓが抜は
出し、ＧａＡｓ基板１の結晶性の変化や、これに伴う不
純物原子の活性化率の低下などの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ＧａＡ、ｓ基板からＡｓ抜けを防止すると
ともに、注入された不純物原子の高活性化率を得ること
を目的とする。
れたもので、ＧａＡ、ｓ基板からＡｓ抜けを防止すると
ともに、注入された不純物原子の高活性化率を得ること
を目的とする。
この発明に係る半導体装置の製造方法は、イオン注入後
の注入面にアモルファスＡｓ層を堆積させ、さらにその
表面に絶縁層を連続的に堆積させｌｉ後に、高：出熱処
理を施したものである。
の注入面にアモルファスＡｓ層を堆積させ、さらにその
表面に絶縁層を連続的に堆積させｌｉ後に、高：出熱処
理を施したものである。
この発明においては、アモルファスＡｓ層＋よＧａＡｓ
基板へＡｓを低給し、その上層の絶縁層は表面からのＡ
ｓ抜けを防止するので、注入不純物原子の熱処理による
活性化率のよい能動層が得られる。
基板へＡｓを低給し、その上層の絶縁層は表面からのＡ
ｓ抜けを防止するので、注入不純物原子の熱処理による
活性化率のよい能動層が得られる。
この発明の半導体装置の製造方法の一実施例を第１図（
ａ）〜（ｄ）について説明する。
ａ）〜（ｄ）について説明する。
これらの図において、６はアモルファスＡ、 ｓ（以下
ａ −Ａ ｓ層という）、７は前記ａ Ａ ｓ １５
６上に堆積された５ｉ０２等の絶縁層であり、その他は
第２図（ａ）〜（（２）と同じものである。
ａ −Ａ ｓ層という）、７は前記ａ Ａ ｓ １５
６上に堆積された５ｉ０２等の絶縁層であり、その他は
第２図（ａ）〜（（２）と同じものである。
次に、この発明の製造工程について説明ずろ。
まず、ＧａＡｓ基板１上に能！’＠ＦＪ形成用のホトレ
ジスｌ−パターン２を写真製版技術を用いて形成ずろく
第１図（ａ））、次に、Ｓｉ’２９のイオン注入３を施
し、イオン注入領域４を形成する（第１図（ｂ））。次
に、アセトンに浸漬し、ホトレジス）・パターン２を除
去後、イオン注入３を施された面にａ−Ａｓｓ層および
絶縁層７をＣＶＤ法を用いて連続的に堆積させる。次い
で、８００℃、４０分間の熱処理を還元性雰囲気、例え
ば■■２雰囲気中で行うことによって、高活性化された
能動層５が得られる（第１図（Ｃ））。次に、７ツ酸（
ＨＦ ）に浸漬させ絶縁層７を除去し、次に塩酸（ＩＩ
ＣＩ）に浸漬させａ−Ａ ｓ層６１ｅ除去することによ
って、ＧａＡｓ基板１表面を露出させる（第１図（ｄ）
）。
ジスｌ−パターン２を写真製版技術を用いて形成ずろく
第１図（ａ））、次に、Ｓｉ’２９のイオン注入３を施
し、イオン注入領域４を形成する（第１図（ｂ））。次
に、アセトンに浸漬し、ホトレジス）・パターン２を除
去後、イオン注入３を施された面にａ−Ａｓｓ層および
絶縁層７をＣＶＤ法を用いて連続的に堆積させる。次い
で、８００℃、４０分間の熱処理を還元性雰囲気、例え
ば■■２雰囲気中で行うことによって、高活性化された
能動層５が得られる（第１図（Ｃ））。次に、７ツ酸（
ＨＦ ）に浸漬させ絶縁層７を除去し、次に塩酸（ＩＩ
ＣＩ）に浸漬させａ−Ａ ｓ層６１ｅ除去することによ
って、ＧａＡｓ基板１表面を露出させる（第１図（ｄ）
）。
この発明は以上説１労したとおり、イオン注入後の注入
面にアモルファスＡｓ層を堆積させ、さらにその表面に
絶縁層を連続的に堆積させｔコ後に、アニールを行うよ
うにしたので、ＧａＡｓ基板からのＡｓの抜は出しを防
止することができる。したがって、活性化率の高い能動
層が得られ、特性のよい半導体装置が得られる効果があ
る。
面にアモルファスＡｓ層を堆積させ、さらにその表面に
絶縁層を連続的に堆積させｔコ後に、アニールを行うよ
うにしたので、ＧａＡｓ基板からのＡｓの抜は出しを防
止することができる。したがって、活性化率の高い能動
層が得られ、特性のよい半導体装置が得られる効果があ
る。
第１図はこの発明の半導体装置の製造方法の一実施例の
工程を示す断面図、第２図は従来の゛ト導体装置４の製
造工程を示す断面図である。 図においＣ，１はＧａＡｓ基板、２はホトレジス）・パ
ターン、３はイオン注入、４はイオン注入後域、５は能
動１口、６はａ −Ａ ｓ層、７は絶縁ｊΔである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 １肥減１ 第２図 Ｉ ｊ Ｊ Ｉ Ｉ ｉ” 手続補正書（１１発） 昭和 年 月 日
工程を示す断面図、第２図は従来の゛ト導体装置４の製
造工程を示す断面図である。 図においＣ，１はＧａＡｓ基板、２はホトレジス）・パ
ターン、３はイオン注入、４はイオン注入後域、５は能
動１口、６はａ −Ａ ｓ層、７は絶縁ｊΔである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 １肥減１ 第２図 Ｉ ｊ Ｊ Ｉ Ｉ ｉ” 手続補正書（１１発） 昭和 年 月 日
Claims (1)
- 化合物半導体基板上にホトレジストパターンを形成し、
イオン注入を行う工程と、前記ホトレジストパターンを
除去した後、前記イオン注入が施された面にアモルファ
スＡｓ層を堆積する工程と、さらに、前記アモルファス
Ａｓ層上に絶縁層を堆積した後、還元性雰囲気、または
不活性雰囲気中で熱処理を行う工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26316086A JPS63116421A (ja) | 1986-11-05 | 1986-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26316086A JPS63116421A (ja) | 1986-11-05 | 1986-11-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63116421A true JPS63116421A (ja) | 1988-05-20 |
Family
ID=17385619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26316086A Pending JPS63116421A (ja) | 1986-11-05 | 1986-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63116421A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196370A (en) * | 1990-11-08 | 1993-03-23 | Matsushita Electronics Corporation | Method of manufacturing an arsenic-including compound semiconductor device |
| WO2010127298A3 (en) * | 2009-04-30 | 2011-02-24 | Sionyx, Inc. | Low oxygen content semiconductor material for surface enhanced photonic devices associated methods |
| US8309389B1 (en) | 2009-09-10 | 2012-11-13 | Sionyx, Inc. | Photovoltaic semiconductor devices and associated methods |
| US8476598B1 (en) | 2009-08-31 | 2013-07-02 | Sionyx, Inc. | Electromagnetic radiation imaging devices and associated methods |
| US8476681B2 (en) | 2009-09-17 | 2013-07-02 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US8698272B2 (en) | 2010-12-21 | 2014-04-15 | Sionyx, Inc. | Semiconductor devices having reduced substrate damage and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| US9666636B2 (en) | 2011-06-09 | 2017-05-30 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US9673250B2 (en) | 2013-06-29 | 2017-06-06 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9761739B2 (en) | 2010-06-18 | 2017-09-12 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| US9762830B2 (en) | 2013-02-15 | 2017-09-12 | Sionyx, Llc | High dynamic range CMOS image sensor having anti-blooming properties and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US10244188B2 (en) | 2011-07-13 | 2019-03-26 | Sionyx, Llc | Biometric imaging devices and associated methods |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
-
1986
- 1986-11-05 JP JP26316086A patent/JPS63116421A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196370A (en) * | 1990-11-08 | 1993-03-23 | Matsushita Electronics Corporation | Method of manufacturing an arsenic-including compound semiconductor device |
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US10741399B2 (en) | 2004-09-24 | 2020-08-11 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| WO2010127298A3 (en) * | 2009-04-30 | 2011-02-24 | Sionyx, Inc. | Low oxygen content semiconductor material for surface enhanced photonic devices associated methods |
| US8476598B1 (en) | 2009-08-31 | 2013-07-02 | Sionyx, Inc. | Electromagnetic radiation imaging devices and associated methods |
| US8309389B1 (en) | 2009-09-10 | 2012-11-13 | Sionyx, Inc. | Photovoltaic semiconductor devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8476681B2 (en) | 2009-09-17 | 2013-07-02 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US10361232B2 (en) | 2009-09-17 | 2019-07-23 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9741761B2 (en) | 2010-04-21 | 2017-08-22 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US10229951B2 (en) | 2010-04-21 | 2019-03-12 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10505054B2 (en) | 2010-06-18 | 2019-12-10 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| US9761739B2 (en) | 2010-06-18 | 2017-09-12 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| US8698272B2 (en) | 2010-12-21 | 2014-04-15 | Sionyx, Inc. | Semiconductor devices having reduced substrate damage and associated methods |
| US9666636B2 (en) | 2011-06-09 | 2017-05-30 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10269861B2 (en) | 2011-06-09 | 2019-04-23 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10244188B2 (en) | 2011-07-13 | 2019-03-26 | Sionyx, Llc | Biometric imaging devices and associated methods |
| US9905599B2 (en) | 2012-03-22 | 2018-02-27 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| US10224359B2 (en) | 2012-03-22 | 2019-03-05 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| US9762830B2 (en) | 2013-02-15 | 2017-09-12 | Sionyx, Llc | High dynamic range CMOS image sensor having anti-blooming properties and associated methods |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US10347682B2 (en) | 2013-06-29 | 2019-07-09 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US9673250B2 (en) | 2013-06-29 | 2017-06-06 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US11069737B2 (en) | 2013-06-29 | 2021-07-20 | Sionyx, Llc | Shallow trench textured regions and associated methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63116421A (ja) | 半導体装置の製造方法 | |
| US4764478A (en) | Method of manufacturing MOS transistor by dual species implantation and rapid annealing | |
| JPS59208743A (ja) | 半導体装置の製造方法 | |
| JPS5999717A (ja) | 半導体装置の製造方法 | |
| US4075367A (en) | Semiconductor processing of silicon nitride | |
| JPS5854638A (ja) | 半導体装置の製造方法 | |
| JPH023919A (ja) | 半導体装置内のシリサイド層のピールオフを防ぐ方法 | |
| JPH0252419A (ja) | 半導体基板の製造方法 | |
| JP2550968B2 (ja) | 半導体薄膜の結晶化方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JP2667840B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JPS60201636A (ja) | 半導体装置の製造方法 | |
| JPS63312632A (ja) | 半導体装置の製造方法 | |
| JPH04107918A (ja) | 半導体装置の製造方法 | |
| JP2969155B2 (ja) | 半導体装置 | |
| JPS6390127A (ja) | オ−ミツク電極の形成方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPH05152276A (ja) | 半導体装置の製造方法 | |
| JPS61127118A (ja) | 半導体薄膜の形成方法 | |
| JPS61252668A (ja) | 半導体装置の製造方法 | |
| JPS635567A (ja) | 半導体装置の製造方法 | |
| JP2001035931A (ja) | 半導体素子の製造方法 | |
| JPS63151064A (ja) | 半導体装置の製造方法 |