JPS63115377A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63115377A JPS63115377A JP26225486A JP26225486A JPS63115377A JP S63115377 A JPS63115377 A JP S63115377A JP 26225486 A JP26225486 A JP 26225486A JP 26225486 A JP26225486 A JP 26225486A JP S63115377 A JPS63115377 A JP S63115377A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- silicide
- film
- polycrystalline silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 239000002784 hot electron Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 239000011733 molybdenum Substances 0.000 abstract description 2
- -1 arsenic ions Chemical class 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
従来の技術
近年、ＭＯ８構造トランジスタの微細化に伴って、ホッ
トエレクトロンの問題がクローズアップされできている
。これを防ぐために、電界の集中が生じにくいＬ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造
のＭＯＳトランジスタが注目されている。
トエレクトロンの問題がクローズアップされできている
。これを防ぐために、電界の集中が生じにくいＬ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造
のＭＯＳトランジスタが注目されている。
発明が解決しようとする問題点
しかし、このような構造においては、微細化のもう一つ
の問題の配線抵抗の低減が全くなされていない。
の問題の配線抵抗の低減が全くなされていない。
本発明は、このような問題を解決するもので、ＬＤＤ構
造によってホットエレクトロンの問題を押えるのと同時
に、配線の低抵抗化も行なうことを目的とするものであ
る。
造によってホットエレクトロンの問題を押えるのと同時
に、配線の低抵抗化も行なうことを目的とするものであ
る。
一
問題を解決するための手段
上記の問題を解決できる本発明の半導体集積回路の製造
方法は、ポリシリコン蒸着後不純物を蒸着拡散する工程
と、所定の場所だけ残してポリシリコンを除去する工程
と、逆導電形不純物をイオン注入する工程と、全面に金
属またはシリサイドを蒸着する工程と、前記ポリシリコ
ンの側壁のみ金属またはシリサイドが残るように除去す
る工程と、再び逆導電形不純物をイオン注入する工程と
からなるものである。
方法は、ポリシリコン蒸着後不純物を蒸着拡散する工程
と、所定の場所だけ残してポリシリコンを除去する工程
と、逆導電形不純物をイオン注入する工程と、全面に金
属またはシリサイドを蒸着する工程と、前記ポリシリコ
ンの側壁のみ金属またはシリサイドが残るように除去す
る工程と、再び逆導電形不純物をイオン注入する工程と
からなるものである。
作用
この製造方法によれば、工程数をふやすことなく配線抵
抗を低減することができるので、高性能、高信頼性の半
導体装置が形成される。
抗を低減することができるので、高性能、高信頼性の半
導体装置が形成される。
実施例
本発明の半導体集積回路の製造方法の一実施例を第１図
〜第３図の工程順断面図を参照して説明する。
〜第３図の工程順断面図を参照して説明する。
まず、第１図のように、Ｐ形単結晶シリコン基板１上に
酸化シリコン膜、窒化シリコン膜（共に図示せず）を蒸
着し、素子形成領域のみを残して除去する。その後、Ｌ
ＯＣＯ８法により、分離酸化膜２を３０００〜１００Ｏ
ＯＡ形成する。窒化シリコン膜および酸化シリコン膜を
除去後、全面に酸化シリコン膜３を１００〜５００Ａ成
長する。つぎに、ポリシリコンを２０００〜５０００Ａ
蒸着し、イオン注入後、気相法等により、リンまたはヒ
素をドープし、ドープドポリシリコン膜４を形成し、さ
らに、これを、写真食刻法、ドライエッチ法により、所
定の場所のみを残してパターン形成する。
酸化シリコン膜、窒化シリコン膜（共に図示せず）を蒸
着し、素子形成領域のみを残して除去する。その後、Ｌ
ＯＣＯ８法により、分離酸化膜２を３０００〜１００Ｏ
ＯＡ形成する。窒化シリコン膜および酸化シリコン膜を
除去後、全面に酸化シリコン膜３を１００〜５００Ａ成
長する。つぎに、ポリシリコンを２０００〜５０００Ａ
蒸着し、イオン注入後、気相法等により、リンまたはヒ
素をドープし、ドープドポリシリコン膜４を形成し、さ
らに、これを、写真食刻法、ドライエッチ法により、所
定の場所のみを残してパターン形成する。
つぎに、第２図のように、この状態で、リンまたはヒ素
をイオン注入し、その後、アニールを加えて、セルファ
ラインでＮ形波散層５を形成する。ついで、全面にモリ
ブデン、タングステン。
をイオン注入し、その後、アニールを加えて、セルファ
ラインでＮ形波散層５を形成する。ついで、全面にモリ
ブデン、タングステン。
チタンから選ばれる金属またはシリサイドを１０００〜
４０００Ａ蒸着し、その後、異方性ドライエッチにより
、ドープドポリシリコン膜４の周辺にのみ金属またはシ
リサイド６を残置する。
４０００Ａ蒸着し、その後、異方性ドライエッチにより
、ドープドポリシリコン膜４の周辺にのみ金属またはシ
リサイド６を残置する。
そして、この状態で、第３図のように、再度、リンまた
はヒ素をイオン注入し、アニールにより、Ｎ形波散層７
を形成する。この時のドーズ量は先のイオン注入の場合
よりも多くする。その後全面に層間絶縁膜８を蒸着し、
所定のコンタクト部のみを、写真食刻法、ドライエッチ
法により除去する。最後に配線金属９を全面に蒸着し、
写真食刻法、ドライエッチ法により、所定の部分を残し
て、他を除去して、配線パターンを形成する。
はヒ素をイオン注入し、アニールにより、Ｎ形波散層７
を形成する。この時のドーズ量は先のイオン注入の場合
よりも多くする。その後全面に層間絶縁膜８を蒸着し、
所定のコンタクト部のみを、写真食刻法、ドライエッチ
法により除去する。最後に配線金属９を全面に蒸着し、
写真食刻法、ドライエッチ法により、所定の部分を残し
て、他を除去して、配線パターンを形成する。
以上説明した半導体装置の製造方法により、高性能、高
信頼性の半導体装置が製造される。
信頼性の半導体装置が製造される。
発明の効果
本発明の半導体装置の製造方法によれば、工程をふやす
ことなく配線の低抵抗化が可能になるために、高性能、
高信頼性の半導体装置の形成が可能となる。
ことなく配線の低抵抗化が可能になるために、高性能、
高信頼性の半導体装置の形成が可能となる。
第１図〜第３図は本発明実施例の工程順断面図である。
１・・・・・・Ｐ形単結晶シリコン基板、２・・・・・
・分離酸化膜、３・・・・・・酸化シリンコ膜、４・・
・・・・ドープドポリシリコン膜、５・・・・・・Ｎ形
波散層、６・・・・・・金属またはシリサイド膜、７・
・・・・・Ｎ形波散層、８・・・・・・層間絶縁膜、９
・・・・・・配線金属。
・分離酸化膜、３・・・・・・酸化シリンコ膜、４・・
・・・・ドープドポリシリコン膜、５・・・・・・Ｎ形
波散層、６・・・・・・金属またはシリサイド膜、７・
・・・・・Ｎ形波散層、８・・・・・・層間絶縁膜、９
・・・・・・配線金属。
Claims (1)
- 一導電形半導体基板の所定領域表面にゲート用絶縁膜を
設け、同絶縁膜上に所定パターンの多結晶半導体層を形
成する工程、前記多結晶半導体層をマスクにして前記基
板領域内に反対導電形の低濃度領域を形成する工程、全
面に金属またはシリサイドを堆積形成し、ついで、全面
エッチングを施して、前記金属またはシリサイドを前記
多結晶半導体層の側壁部にのみ残す工程、前記多結晶半
導体層および前記残存の金属またはシリサイドをマスク
にして前記基板領域内に反対導電形の高濃度領域を形成
する工程をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26225486A JPS63115377A (ja) | 1986-11-04 | 1986-11-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26225486A JPS63115377A (ja) | 1986-11-04 | 1986-11-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63115377A true JPS63115377A (ja) | 1988-05-19 |
Family
ID=17373221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26225486A Pending JPS63115377A (ja) | 1986-11-04 | 1986-11-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63115377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139937A (ja) * | 1988-11-18 | 1990-05-29 | Nec Corp | Ｌｄｄ構造のｍｏｓｆｅｔ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241974A (ja) * | 1985-04-18 | 1986-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62293772A (ja) * | 1986-06-13 | 1987-12-21 | Seiko Epson Corp | 半導体装置 |
-
1986
- 1986-11-04 JP JP26225486A patent/JPS63115377A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241974A (ja) * | 1985-04-18 | 1986-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62293772A (ja) * | 1986-06-13 | 1987-12-21 | Seiko Epson Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139937A (ja) * | 1988-11-18 | 1990-05-29 | Nec Corp | Ｌｄｄ構造のｍｏｓｆｅｔ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877041A (en) | Self-aligned power field effect transistor in silicon carbide | |
| US4753898A (en) | LDD CMOS process | |
| US4948745A (en) | Process for elevated source/drain field effect structure | |
| US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
| JP2848439B2 (ja) | 半導体装置の製造方法 | |
| JPS6336147B2 (ja) | ||
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| US6015740A (en) | Method of fabricating CMOS devices with ultra-shallow junctions and reduced drain area | |
| JP2000216386A (ja) | 浅い接合部を有する半導体デバイスの製作 | |
| US4826782A (en) | Method of fabricating aLDD field-effect transistor | |
| JP3042863B2 (ja) | Ｃｍｏｓ装置の製造方法 | |
| US5723352A (en) | Process to optimize performance and reliability of MOSFET devices | |
| KR100187729B1 (ko) | 균일한 두께를 갖는 고융점 금속 실리사이드 막의 형성 공정 | |
| US5976925A (en) | Process of fabricating a semiconductor devise having asymmetrically-doped active region and gate electrode | |
| KR100749373B1 (ko) | 샬로우 접합부 반도체 디바이스의 제조 방법 | |
| US6265253B1 (en) | Aluminum disposable spacer to reduce mask count in CMOS transistor formation | |
| US6312999B1 (en) | Method for forming PLDD structure with minimized lateral dopant diffusion | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JPS63115377A (ja) | 半導体装置の製造方法 | |
| US6194298B1 (en) | Method of fabricating semiconductor device | |
| KR100267398B1 (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체소자 제조 방법 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JPH05152321A (ja) | 半導体装置の製造方法 | |
| JPH0485968A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 |