JPS63114267A - Ｍｏｓ部品の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｌ吐へ」匪 本発明は、自己位置合せ（ｓｅｌｆ　ａｌｉｇｎｍｅｎ
ｔ）によって、ＭＯＳ部品のドープされた区域を製造す
る方法に関しており、ＩＧＴ、　Ｃ０ＭＦＥＴ、にＥＭ
ＦＥＴとも呼ばれて、ポリシリコンの名前で示される多
結晶シリコンゲートを備えたＭＯＳ及びＢＩＰＭＯＳ製
品の製造において適用される。更には、ＶＤ　ＭＯＳ（
垂直金属酸化物半導体）技術を用いる製造にも適用され
る。

ＤＨＯＳ形の部品は、ソース接合を持って、且つ酸化物
及びポリシリコンでできたゲート区域によるセル又はス
トリップでできている。セル中には、−　チャネルのパ
ラメータを決定するＰ形不純物、−ソースパラメータを
決定するＮ十不純物、−アルミニウム接続とのオーミッ
ク接触、電圧抵抗、及び寄生横力向ＮＰＮ　）ランジス
タの抵抗Ｒｈなどの好適特性を得る助けとなるＰ十不純
物、といった不純物を入れることが必要である。

Ｎ＋及びＰ十不純物はポリシリコンによって制限される
。チャネルの長さ及びドーピングを決定するのは、異な
る焼鈍操作である。従って、これら二つのパラメータは
、ＭＯＳを形成する全セルに対して同じである。

従迷！ｌ支逝− 従来の技術では、ポリシリコンに対応する開口と、Ｐ十
及びＮ十拡散とを別々に行なう。この方法の主な欠点は
、Ｐ十区域が、ポリシリコン中の開口に関連して系統的
に中央化しないことである。

この問題は、Ｎ十不純物が拡散されていなくとも該当区
域に発生する。

ル吐へ」１ 本発明は、従来の技術の欠点に対する解決策を提供し、
特にドーピング区域を中央に位置づけ且つその中央位置
づけによる欠陥を抑制する。

該解決策は、 −ドープされるべき第一区域の各側部上に二つの保護ス
タッド（ｓｔｕｄ）を形成する段階と、−ドープされる
べき第一区域に、高濃度の第一形のドーピングを実施す
る段階と、 −保護スタッドが残りの部分よりも少なく酸化されるよ
うに、組立て体を酸化する段階と、−酸化物と、窓を規
定するスタッドとを洗浄して、それらの相対的高さが、
スタッドが工程中に消滅するようである段階と、 −　スタッドが消滅したことによって解放された二つの
開口のレベルでシリコンの第二形のドーピングを実施す
る段階とからなる。

第１図に、従来の技術の通常の製造方法を示す。

シリコンウェーハ１０上に、第一表面酸化１１を形成し
、樹脂堆積物１２．１３が第一ドーピングを実施するた
めの第一窓１４を形成する。番号１露光マスクは、窓１
４を解放する。窓は酸化物を取り除いて、シリコン１０
の表面１５に達する。続いて次の操作を実施する。

１−洗浄 ２−注入（酸化物が仕切りを形成する）３−焼鈍 操作を終了するために、残りの酸化物を除去する。

第２図に、通常の方法の連続した操作を示す。

着手にｌｋつては特別な問題は生じない。シリコンが酸
化されて、ｌ４ＯＳ＋−ランジスタの酸化物を形成する
第−ＳｉＯ□層２０を作成する。次いで、ポリシリコン
Ｍ２１及び樹脂ＮＪ２２．２３を堆積する。それから第
二マスクを設置して、第一窓１４よりも幅広く且つ第一
窓１４に中心を合わせた第二窓を露光する。

中心を合わせることは、製品の特性に対して特に重要で
ある。窓２４を露光によって形成して、次いでポリシリ
コンＮｌ２１をプラズマエツチングする。

第３図では、このように形成した窓は、ポリシリコン２
１の二つの平板２１ａ及び２１ｂによって限定される。

酸化物層２０を通してシリコン１０中にＰ形注入を行な
う。ポリシリコン平板２１ａ及び２１ｂはこの注入のた
めの仕切りを形成する。するとドープされた区域１６が
、区域１６の各側部上への注入によって広げられて断面
３４となる。次いで酸化又は酸化物の准績３０を実施す
る。それから新しい樹脂層３２をこの組立て体の上に堆
積し、また新しいマスク′ｆ！：適用して、露光後には
樹脂によって保護される区域３３のみを形成する。この
第三マスクを中央に合わせることが、更にエラーの源と
なる。次いで酸化物層をエツチングして、樹脂を洗浄す
る。

第４図では、第３図の樹脂３３によって露光から安全保
護された酸化物スタッド４３の各側部上での二重注入４
５．４６と、部品の焼鈍とを行なって部品が完成する。

これで接続の準備が充分となる。

部品の性能を保証することを所望するならば、Ｎドープ
区域の中実軸４５ａ及び４６ａと、Ｐビー１区域の中実
軸３４ａとを、酸化物結合の三つのスタッド４０−４２
．４３．４１−４４について適切に設置するようにマス
クを配置する精度について大きな問題が生じる。

皮制御 本発明は、ＭＯＳ部品の製造の垂直拡散方法における精
度の問題についての確証事実から出発する。

第５図に、本発明による集頂回路を製造するための工程
の第一段階を示す。三層を有する一つの具体例を示すが
、記述していない別の具体例では五又は上層を有する。

層５０はシリコン基板である。第二層５１は酸Ｃヒシリ
コンでできており、層５０を酸化するための熱による成
長又はＬＰＣＶＤ形堆績物で形成される。この層は、ポ
リシリコンを基板との接触から分廻する酸化物を形成す
る目的を有する。次いで第三ポリシリコンｒｇｊ５２を
堆積して、且つドープする。

次に、ポリシリコン層５２を保護するスタッドを作成す
るために、三重層５３を準備する。この層５３は、製造
工程の間に次第に消耗する。第一マスクの精度が後続の
直接マスク又はエツチング全てに転移するようにして、
従ってミクロン級及びサブミクロン級の大きさのエツチ
ングに特有の位置合せ問題を回避する。

分 樹脂層５４を準備し、マスク５５及び低扱度の露光は、
保護層５３をエツチングするために窓が作成されるよう
にする。

第６図には、本発明の方法における第二段階を示す。第
５図から、ポリシリコン層５２に達するように、保護Ｎ
５３の厚さを通して窓６０を作成したことが分かる。本
発明のＩＧＦＥＴの製造への適用では、保護層５３は、
酸化シリコンＳｉＯ□の層６３．６５と窒化シリコン５
１３Ｎ−のＷ！Ｊ６４との三つの副層を包含する。

酸化物及びポリシリコンをエツチングするための条件は
、酸化物がポリシリコンのエツチングのためのマスクと
なるほどで相互に相当異なる。加えて酸化物は、窒化シ
リコンに対しても同じ役割をする。本発明では、別の重
要な特性も使用する。

窒化物Ｓ　ｉ　３Ｎ　、は、同一の酸化条件下では、シ
リコンよりも１０倍遅く酸化する。これら二つの物理化
学的特性の結合は、本発明の履行、即ち集積多層回路を
製造する方法において連続的な自己位置合せ窓の作成を
可能にする。当業者は、後述するｌ（（Ｓ　ｉ　）。、
Ｓｉ、Ｎ、、ＳｉＯ□）のような別の三つの組合せに上
記特性を適合することができる。

第６図では、それから樹脂層６６．６７を堆積して、次
いで第二光ホトリソグラフマスク６８を適用した。

このマスクを二つの保護スタッド６１と６２との間に得
られた窓６０の上方に設置する。保護スタッドは、第二
マスクをして窓６０について、従って第一マスクについ
ても非常に高精度を持って中心化しなくてもよいことが
分かる。

第７図では、ポリシリコン層５２の（ヒ学的エツチング
を実施する。（Ａ脂及び三重層５３は、第６図のエツチ
ング窓６０の外側のポリシリコンを保護せねばならない
。次いで樹脂区域を除去する。窓７０中では酸化物層５
１、更に第６図の保護スタッド６１．６２の層５３の化
学的エツチングを実施する。第７図では、保護スタッド
７１．７２を窒化物７３及び下部の酸化物７４の層のみ
で形成する。各スタッド７１又は７２の窓７０に関して
もう一方の側部上には、ポリシリコン７６及び７７が注
入酸化物層７８又は７９を保護している。

それから第一形不純物を基板Ｓｉ層５０に拡散する。

ポリシリコン（７６及び７７）がこの拡散のためのマス
りの役割をする。ＩＣ−ＦＥＴの具体例では高濃度の第
一ドープ区域８０が形成される。

第８図に、本発明の方法の第四段階を示す。第７図のポ
リシリコン層７６又は７７の制御された酸化、及びシリ
コン層５０の制御された酸化を窓７０を通して実施する
。

ソーススタッド８８をドープ区域８０から設定したので
、温度の再分配によって不純物を下方に方向付ける。更
に酸化物の熱的成長は、保護スタッド８９の外側の堆積
層の高さの合計を増加し、且つこの位置でポリシリコン
層８３に貫入して、ポリシリコン層の外部域の幾何学的
条件を変える。最後に、窒化物層８６及び８７を、ポリ
シリコン層の十分の−の速度で特に酸化する。当業者は
、各層の最終的な所望の高さの関数として、各層のそれ
ぞれの最初の高さを合目的にできる。

第９図に、本発明の製造方法の最終段ＰＪを示す。

次の操作を連続的に実施する。

−上方酸化物を通常にエツチングして、保護スタッドの
層８９を消滅させる。酸化物層８４．８５及び８８が同
時に小さくなることが特記される。

−窒化物層８６．８７をエツチングして、次いでこの被
覆をはがす。窒化物及び酸化物を工・ノチングするため
の条件は異なるので、酸化物は攻撃せずに、シリコン層
５０及び８３、即ちドープ区域８０を広く保護するよう
にする。

−窒化物のエツチングの間にポリシリコン層８３を保護
した後続酸化物副層に対する新たな酸化物エツチングを
する。このエツチングについて述べると酸化物接触スタ
ッドは更に小さくなる。

−保護スタッド９０のレベルでのポリシリコンエツチン
グを実施する（シリコン及びポリシリコンが酸化物によ
って保護されているどこかの区域）。

このように二つの自己中央化窓９５．９６が主要ドープ
区域上に獲得される。窓の寸法は最初の保護スタッド８
９の寸法によって保証される。これら二つの窓は、接触
スタッド９１．９２（酸化物＋ポリ）、ゲートスタッド
９０、ソース（酸化物）スタッド及びゲートスタッド９
２．９４（酸化物＋ポリ）を分離する。

これらの窓を通して、第一形（例えばＰ形）の不純物を
、同形の第一区域１０１の内側の区域９７．９８に最初
に拡散する。ＩにＦＥＴに対するドーピングでは、より
低い濃度で実施されるだろう。次いで第二形（具体例で
はＮ形）の不純物を区域９７．９８の内側である区域９
９．１００に拡散させる。

接触に対する金属化処理及び通常の仕上げ操作のみが残
ったことになる。

ここで、最後の拡散をＩＣ−ＦＥＴのゲートスタッド９
０中で高くなっている連続酸化物層を通して実施したこ
とを注目すべきである。不純物の再分配には、焼鈍操作
によることが必要である。別の具体例では、上方の酸化
物を更にエツチングして、酸化物の窓９５．９６を完全
に解放する。こうして三つの酸化物スタッド９０〜９Ｚ
の高さを合目的にさせる。

本発明の長所は数多い。これらの長所は、別々の部品、
パワ一部品又は他のものの分野内で例示されよう、　Ｖ
Ｄ−ＭＯＳの操作は、それが存在する寄生Ｉ・ランジス
タ中にキャリアを転送するに当人ってのその抵抗Ｒｂに
よって分析される。この価は、−寄生ｄＶＤＳ／ｄｔト
リガ、 −ＢＩＰ−ＭＯＳ構造の場合の寄生サイリスク−１〜リ
ガ、 に起因するものであり、実際、−組の相補バイポーラト
ランジスタを用いるこの構造は、そのＩ・リガ電流がＲ
ｂと共に変化する寄生バイポーラサイリスターを作成す
る。寄生サイリスターは、７ｒＳ流が高濃度でドープさ
れたＮ＋ソース（例えば区域９９）の下をＰ−ドープさ
れた接触区域（区域９７）に向かって流れる時に、トリ
ガされるだろう。

第二形のトリガは、Ｎ＋ソース区域（９９及び１００）
の長さを小さくすることによって、容易に抑制されるこ
とか考えられる。しかし、高い集積技術、又はソースの
長さが既に小さい場合には、この寸法パラメータの制御
を維持するのは困難になる。

−ｉ的に、抵抗Ｒｂを小さくするのが望ましい。

Ｐ形不純物ドーピングは問題の区域で増加されるべきで
ある（もつと一般的に説明の学術用語では第一形）。こ
のことはチャネルのパラメータを変更することになり、
ポリシリコン層の縁部、即ち二つの窓９５及び９６の下
に関する限りは、高濃度９区域１０１（第一形ドーピン
グ）を必然的に拡張することになる。しかしこの拡張に
おける制限は、ＭＯＳのしきい電圧を不利にすることの
ないようにするものである。多量にドープされた区域１
０１は、−　ゲートスタッドに対して比較的中央化する
、−窓９５．９６の端部によって幾何学的に制限される
、ことが保証されるはずである。

さてこのことは、従来の技術の方法において幾つかのマ
スクを上に重ねて設置することによって保証するのは不
可能で、累積位置合せエラーが、結果として従来の技術
の第２図の最初の窓２４内で１から２ミクロンのエラー
となる。

ＶＤ−ＭＯＳ技術に適用される本発明の別の長所は、同
じ工程を経た一連の部品について寄生逆電流が一定であ
ること金高精度を持って保証することである。

本発明の別の長所は、 一樹脂堆積、 一露光、 一樹脂除去、 といった操作を包含するフォトマスク段階を経済的に行
なうことである。

最後に、本発明は、位置合せエラーに因る公差から解放
することによってセルのサイズを小さくできることであ
る。一つの具体例では、同一の製造装置をもって、２２
ミクロンのセルから１８ミクロンのセルに移行するのが
可能であったが、これは２５％のシリコンを節約したこ
とになる。

本発明をＶＤ−ＭＯＳ　）ランジスタの場合について説
明したが、製造工程中に消耗し得る保護スタッドによっ
てリングラフマスクが置換され得る全技術のセルに適用
される。

【図面の簡単な説明】

第１図は従来の技術の通常の製造方法、第２図は通常の
方法の連続する操作、第３図は第２図によって作成され
た窓、第４図は最終的な部品、第５図は本発明による集
積回路を製造するための工程の第一段階、第６図は本発
明による方法の第二段階、第７図はポリシリコンの化学
的エツチング後の段階、第８図は本発明による方法の第
四段階、第９図は本発明の製造方法の最終段階を示す。 １０．５０・・・シリコン基板、１１，２０，７８，７
９，８４，８５．８８・・・酸化物層、１２，１３，２
２，２３，３３，３２，５４，６６．６７・・・嶺脂層
、１４，２４，６０，７０，９５．９６・・・窓、１５
・・・シリコンの表面、１６，３４，８０，９７，９８
，９９，１００，１０１・・・ドープ区域、２１．５２
．７６．７７．８３・・・ポリシリコン層、４０．４１
，４２，４３゜４４・・・スタッド、４５．４６・・・
注入、５１．６３．６５・・・酸化シリコン層、５３・
・・三重保護層、５５．６８・・・マスク、６１゜６２
．７１，７２．８９・・・保護スタッド、６４．７１．
７３．８６．８７・・・窒化物層、８８・・・ソースス
タッド、９０・・・ゲートスタッド、９１．９２・・・
接触スタッド、９３．９４・・・ソース及びゲートスタ
ッド。

Claims (2)

【特許請求の範囲】
1. （１）ＭＯＳ部品の製造方法であつて、特にドープ区域
   を中央に位置づけ、且つその中央位置づけの欠陥を抑制
   する目的のもので該方法が、 −薄い酸化物層及び中間ポリシリコン層で覆われた基板
   の上に、予め決められた厚さを有する第一酸化物層、窒
   化物層、及び第二酸化物層を連続して堆積する段階と、 −第一形でドープされるべき第一区域の各側部上に、第
   二形でドープされるべき区域に渡つて二つの窓を保護す
   るために、二つの保護スタッドを形成する段階と、 −第一形高濃度のドーピングを、ドープされるべき第一
   区域に実施する段階と、 −保護スタッドが残りの部分よりも少なく酸化されるよ
   うに、全体を酸化する段階と、 −この酸化物を部分的に除去し、次いで窓を規定するス
   タッドを除去する段階と、 −スタッドが消滅したことによって解放された開口を通
   して接触可能なシリコン区域に、第二形ドーピングを実
   施する段階とからなる方法。
2. （２）ドープされるべき第一区域の入口よりも幅広くマ
   スクすることによる窓の開口を包含する特許請求の範囲
   第１項に記載の方法。