JPS63113716A - パワ−オンリセツト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電源投入時に一般のディジタル回路における
フリップフロップ回路やカクンタ等の初期状態の設定を
行なうパワーオンリセット回路に関するものである。

従来の技術 従来、この種のパワーオンリセット回路の一例は第４図
に示すように、１つの集積回路内にソースを電源端子１
に接続し、ゲートを第１のクロックパルス端子２に接続
した第１のｋｉ　ＯＳ　　Ｆ　Ｅ　Ｔスイッチ６と、こ
の第１のＭＯＳ　　ＦＥＴスイッチ６のドレインに一端
を接続し、他端を接地した容量値Ｃ１のコンデンサ８と
、同じく第１のＭＯ８ＰＥＴスイッチ６のドレインにソ
ースを接続し、ゲートを第１のクロックパルスと逆極性
のクロッ３に接伏した第２のＭＯＳ　　ＦＥＴスイッチ
７と、この第２のＭＯＳ　　ＦＥＴスイッチ７のドレイ
ンに一端を接伏し、他端を接地した容量値Ｃ２の第２の
コンテンｔ９と、第２のＭＯＳ　　ＦＥＴスイッチ７の
ドレインに入力線を接続したゲート回路４と、このゲー
ト回路４の出力側に接続したパワーオンリセット端子５
とから構成されていた。

上記のように構成された従来の一例について、第５図の
タイムチャートを参照し、その動作を説明する。まず、
電源を波形ａに示すように投入し、電源電圧が規定電圧
■。。に上昇した時点で、波形すおよびＣに見られるよ
うに、クロック周波数ｆの極性が相反する２つのクロッ
クパルスによってそれぞれスイッチ６およびスイッチ７
を駆動する。この状態において、スイッチ６が１オン”
。

スイッチ７が１オフ”のときは、コンテン−！７８は電
源電圧ＶＣＣまで充電され、次にスイッチ６が１オフ″
、スイッチ７が１オン”になると、コンデンサ８に充電
されていた電荷がコンデンサ８とコンテン＋ｊ９に分配
されてコンデンサ９の電位が上昇する。

ここで、クロックパルスを投入してからｎ回目のクロッ
クパルスが印７Ｘ１１れた時のコンデンサ９に充電てれ
た電荷をＱｎとすると、後の半クロッ　　　　゛りでス
イッチ６は１オン”になるから、コンデンサ８には電荷
Ｃ１・Ｖｃｃが充電すれる。そして、ｎ＋１回目のクロ
ックパルスでスイッチ６は”オフ”。

スイッチ７は１オン”になり、コンデンサ９の電荷Ｑ、
＋１は、 になる。そして、このときのコンテンｖ９の電荷は、 ＋Ｑｎ）　−Ｑ。

だけ増加する。従って、ｎ回目のクロックパルスが印加
された時のコンデンサ９の充電電圧をＶｎトスルト、次
のｎ＋１回目のクロックパルスでコンテンｔ９は、 たけ電位が上昇する。ただし、ゲート回路４の入力イン
ピーダンスを几ＩＮとした時、Ｃ２几□、）１／ｆを満
足するように几ＩＮは子分大きい値とする。

従って、第５図の波形ｄに見られるように、クロックパ
ルスの繰シ返しによってコンテン＋ｊ９の電位、すなわ
ち、ゲート回路４の入力電圧が上昇し、ゲート回路４の
スレッシュホールド電圧（しきい値電圧）であるＶｔｈ
を超えると、ゲート回路４の出力波形ｅは反転する。そ
して、これがリセット信号として役立てられる。

しかしながら、との従来のパワーオンリセット回路は、
集積回路外部から与えられるクロック信号を利用してス
イッチを制御するクロックパルスを発生させているため
に、外部よシクロツク信号が与えられないと、リセット
信号が得られないという欠点があった。

発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわちスイッチを制御
するクロック信号を外部から与えられないとリセット信
号が得られないという問題を解決したパワーオンリセッ
ト回路を提供することにある。

問題点を解決するための手段 本発明は上述の問題点を解決するために、集積回路上に
、第１のクロックパルスによって駆動され、入力側を電
源に接続した第１のスイッチ素子と、第１のスイッチ素
子の出力側に一端を接続し、他端を接地した第１のコン
デンサと、同じく第１のスイッチ素子の出力側に一端を
接続し、第１のクロックパルスと逆極性の第２のクロッ
クパルスによって駆動される第２のスイッチ素子と、第
２のスイッチ素子の出力側に一端を接続し、他端を接地
した第２のコンデンサと、同じく第２のスイッチ素子の
出力側に入力側を接続したゲート回路とを有し、更にこ
の同一集積回路上に、第１のクロックパルスと第２のク
ロックパルスとを出力するクロック発生回路を設けた構
成を採用するものである。

作用 本発明は上述のように構成したので、集積回路に電源が
投入されると、同一集積回路内のクロック発生回路から
の互いに逆極性の第１および第２のクロックパルスが夫
々用１のスイッチ素子および第２のスイッチ素子を駆動
し、第２のスイッチ素子に接続するゲート回路の人力が
しきい値を超えると、パワーオンリセット信号が得られ
る。

実施例 次に本発明の実施例について図面を参照して説明する。

本発明の一実施例を回路図で示す第１図を参照すると、
本発明のパワーオンリセット回路は、ソースを電源端子
１に接続し、ゲートを第１のクロックパルス端子２に接
続した第１のＭＯＳ　　ＦＥＴスイッチ６と、この第１
のＭＯＳ　ＦＥＴスイッチ６のドレインに一端を接続し
、他端を接地したコンデンサ８と、リースを第１のＭＯ
Ｓ　　ＦＥＴスイッチ６のドレインに接続し、ゲートを
第１のクロックパルスと逆極性の第２のクロックパルス
端子３に接続した第２のＭＯＳ　　ＦＥＴスイッチ７と
、この第２のＭ　Ｏ８Ｆ　Ｅ　Ｔスイッチ７のドレイン
に一端を接続し、他端を接地した第２のコンデンサ９と
、第２のＭ　ＯＳ　　Ｆ　Ｅ　Ｔスイ、チアのドレイン
に入力端子を接続したゲート回路４と、ゲート回路４の
出力端子に接続したパワーオンリセット端子５と、更に
第１のクロックパルスと第２のクロックパルスとを出力
するクロックパルス発生回路１０とが同一集積回路内に
構成されている。

第２図はクロックパルス発生回路１０の具体例を示し、
リング発振回路１１と、２相りロック化回路１２とが直
列に接続され、リング発振回路１１は奇数個のインバー
タゲート１３＊１４，１５゜１６．１７がリング状に接
続され、その内の１つのインバータゲート１７の出力点
を出力端子１８に接成し、更に２相りロック化回路１２
の人か端子１９に接続している。２相りロック化回路１
２は入力端子１９に接続した遅延ゲート２０と、入力端
子１９からの人力と遅延ゲー）２０の出力とを入力とす
る２人カッアゲート２１と、同じく入力端子１９からの
入力と遅延ゲート２０の出力とを入力とする２人力アン
ドゲート２２と、ノアゲート２１に接続する第１のクロ
ックパルス出力端子２３と、アンドゲート２２に接続す
る第２のクロックパルス出力端子　２４とから構成され
ている。

第３図はクロックパルス回路１０の各部分の出力波形を
示したタイムチャートである。

次に本実施例の動作について第１図ないし第３図を用い
て説明する。

集積回路に電源が投入されると、クロックパルス発生回
路１０内のリング発振回路１１が発振し始め、第３図に
示す波形ｇがリング発振回路１１の出力端子１８に現わ
れる。そして２相りロブク化回路１２内では、第３図に
示す波形りが遅延回路２０の出力に現われる。波形ｇお
よび波形りはノアゲート２１によって処理され、第１の
クロックパルス出力端子２３には波形ｉの出力が現われ
る。同様に波形ｇおよび波形りはアンドゲート２２によ
シ処理され、第２のクロックパルス出力端子２４には波
形ｊの出力が現われる。従って第１のクロックパルスと
第２のクロックパルスとは、互いに重なり合うことのな
い逆極性の２相クロツクパルスとなる。

そして、第１のクロックパルスがＭｌ（７）ＭＯ８ＦＥ
Ｔスイッチ６のゲートに与えられ、同様に第２のクロッ
クパルスが第２のＭ　ＯＳ　　Ｆ　Ｅ　Ｔスイッチ７の
ゲートに与えられると、前述した従来回路と全く同じ動
作でパワーオンリセット信号が得られる。

発明の効果 以上に説明したように、本発明によれば、クロツク発生
回路を内蔵することにより、外部よシクロツク信号を与
えることなくディジタル回路のフリップフロップやカク
ンタ等のリセット信号が電源投入のみによって得られる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
クロック発生回路の具体例の回路図、第３図はＭ２図の
クロック発生回路のタイムチャート、第４図は従来の一
例の回路図、第５図は第４図のタイムチャートである。 １・・・・・・電源端子、２，３・・・・・・クロック
パルス入力端子、４・・・・・・ゲート回路、５・・・
・・・パワーオンリセット端子、６，７・・・・・・Ｍ
ＯＳ　　ＦＥＴスイ、六８．９・・・・・・コンデンサ
、１０・・・・・・クロック発生回路、１１・・・・・
・発振回路、１２・・・・・・２相りロック化回路、１
３〜１７・・・・・・インバータゲート、１８・・・・
・・発振回路出力端子、１９・・・・・・２相りロック
化回路入力端子、２０・・・・・・遅延ゲート、２１・
・・・・・ノアゲート、２２・・・・・・アントゲ−）
％２３珈’２４・・・・・・クロックパルス出力端子ｓ
　ｇ　＊　ｈｗ　’　ｓ　Ｊ・・・・・・クロック発生
回路の各部波形。 躬１図 箭Ｚ図 □せ寺間 第３　図 菊４図

Claims (1)

【特許請求の範囲】
1. １つの集積回路上に、第１のクロックパルスによって、
   駆動され、入力側を電源に接続した第１のスイッチ素子
   と、この第１のスイッチ素子の出力側に一端を接続し、
   他端を接地した第１のコンデンサと、同じくこの第１の
   スイッチ素子の出力側に一端を接続し、前記第１のクロ
   ックパルスと逆極性の第２のクロックパルスによって駆
   動される第２のスイッチ素子と、この第２のスイッチ素
   子の出力側に一端を接続し、他端を接地した第２のコン
   デンサと、同じくこの第２のスイッチ素子の出力側に入
   力を接続しパワーオンリセット信号を出力するゲート回
   路とが組み合わせ構成されたパワーオンリセット回路に
   おいて、前記同一集積回路上に前記第１のクロックパル
   スおよび第２のクロックパルスを出力するクロック発生
   回路を設けたことを特徴とするパワーオンリセット回路
   。