JPS63109563A - マルチプロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数のマイクロプロヒッザから構成されるコ
ンピュータシステムにおけるアドレスマツピング方式の
改善に関する。

（従来の技術） 近年、画像処理装置においては、処理対象画像データの
増大に伴って大量のメモリが必要となり、このためアド
レス空間の大きな処理装置が必要となっている。

従来の画像処理装置では、複数のプロセッサで処理を分
散して行うようにしている。

（発明が解決しようとづる問題点） 上記構成の従来装置には次のような問題点がある。

■第４図に示すように、同等の機能を持つ複数のプロセ
ッサで並列処理を行う場合 各プロセッサＰ１．Ｐ２．Ｐ３．　　・・・は、システ
ムバス全域をアクセスし１７るだけの広いアドレッシン
グ能力を持つものでなければならず、周辺回路を含め回
路規模が大きくなり、コストが増大する。

■第５図に示すように、広いアドレスレンジを持つ１台
のプロセッサＣＰＵと、システムバスにアクセスする機
能を持たない低機能の複数のローカルプロセッサＬＰ１
．ＬＰ２．ＬＰ３．　　・・・による場合 ローカルプロセッサＬＰ１．ＬＰ２．ＬＰ３とプロセッ
サＣＰＬＩとは、ランダムアクセスメモ１ノ（ＲＡＭ）
でなる２ボ一トＲＡＭ１１’　、１２’　。

１３′等の小容団の通信媒体で結合されており、ローカ
ルプロセッサ間での通信ができない。このため、情報伝
送等のオーバーヘッドが増加しシステム全体の処理速度
が低下する。

又、この方式によるローカルプロセッサは一般的にプロ
グラムがリードオンリーメモリ（ＲＯＭ）に内蔵され固
定的であるため、処理の拡張性に欠ける。

本発明は、このような問題点を解決するためになされた
もので、第１の目的は、大きなアドレス空間を有するシ
ステムバスに安価で汎用的な、バスよりも小さなアドレ
ッシング能力を持つマイクロプロセッサを複数個配置し
て処理を分散させ、システム全体の処理能力を上げると
共に低コスト化を実現することのできるマルチプロセッ
サシステムを提供することにある。

本発明の他の目的は、分散した複数個のプロセッサ間の
情報伝送に関するオーバーヘッドを低減することのでき
るマルチプロセッサシステムを提供することにある。

更に本発明の他の目的は、各プロセッサがシステムバス
に接続されたマスストレージデバイス（例えば磁気ディ
スク等）のデータを共用し効率よく利用できるようにし
たマルチプロセッサシステムを提供丈ることにある。

（問題点を解決するための手段） このような目的を達成する本発明は、複数のプロセッサ
が１つのシステムバスで接続されてなるマルチプロセッ
サシステムにおいて、前記各プロセッサは、システムバ
スに接続され且つシステムバスのアドレス空間−ヒで異
なるアドレスにマツピンクされたメモリを有し、各プロ
セッサに共通で且つシステムバス上の一部のアドレス領
域と一致する一定のアドレス領域を定め、各プロセッサ
がこのアドレスをアクセスしたときには、システムバス
に接続され且つ前記アドレス領域にマツピングされた１
つのメモリがアクセスされるように構成したことを特徴
とするものである。

（実施例） 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明に係るマルチプロセッサシステムの一実
施例を示す構成図である。図において、１０．２０．　
　・・・、８０はプロセッサ、１００は共通メモリ、２
００は磁気ディスク装置、３００はバス調停制御回路、
４００はシステムバスである。

システムバス４００は、例えば３２ピツト長のアドレス
信号を含むシステムバスであり、４Ｇバイトのアドレス
空間を有する。このシステムバスには、８台のプロセッ
サ１０．　　・・・、８０．共通メモリ１００、磁気デ
ィスク装ａ２００及びバス調停制御回路３００が接続さ
れている。

各プロセッサは、プログラム及びデータを格納するため
の内部メモリ１２，２２．　　・・・、８２、各プロセ
ッサ毎に特有の機能を有する入出力装置１３．２３．　
　・・・、８３及びアドレスビット長が例えば２４ビツ
トで１６Ｍバイトのアドレッシング能力を持つマイクロ
プロセッサ（ＭＰＵ）１１．２１．　　・・・、８１を
含む。更に詳しい構成については後述する。

磁気デーイスク装置２００は、磁気ディスクドライブ２
２０、磁気ディスク制御回路２１０及びシステムバス４
００へのＤＭＡ　（ダイレクトメモリアクセス）制御回
路２３０から構成されている。

第２図は、バスから見た各プロはツサ、共通メモリ、磁
気ディスク装置内制御レジスタ（図示せず）のアドレス
マツピング及び各プロセッサ内のマイクロプロセッサ１
１，２１．　　・・・、８１によるアドレスマツピング
の状態を示す図である。

各プロセッサのアドレスマツプにおけるＢの領域は、シ
ステムバス上のアドレスマツプにおけるＢに対応してい
る。（Ｂの領域に対応するメモリの実体は共通メモリ１
００上にある。） 又、各プロセッサのアドレスマツプにおけるＡ１〜Ａ８
の領域は、システムバス上のアドレスマツプにおけるＡ
１〜八８の領域に対応している。

（△１〜Ａ８に対応するメＵりの実体は各プロセッサ内
のメモリ１２．２２．　　・・・、８２上にある。） 第３図は、プロセッサ１０内の詳細な構成を示す図であ
る。プロセッサ２０．　　・・・、８０も同様な構成に
なっている。図において、１７はＭＰＵアドレスデコー
ダ、１４はシステムバスインターフェイス、１５はメモ
リインターフェイス、１６はシステムバスアドレスデコ
ーダである。

ＭＰＵバス（アドレスバス、データバス、制御信すを含
む）はＭＰＵ１１から出力されＭＰＵアドレスデコーダ
１７、システムバスインターフェイス１４及びメモリイ
ンター７１イス１５に接続される。ＭＰＵバス中のアド
レスバスと付随する制御信号はＭＰＬＩアドレスデコー
ダ１７に接続され、ＭＰＵアドレスデコーダ１７からは
システムバス４００に割り付けられ・たアドレス（領域
Ｂ）を選択したデコード信号及びメモリ１２に割り付け
られたアドレス（領域ＡＩ）を選択したことを示すデコ
ード信号が出力される。

システムバスインターフェイス１４にはＭＰＬＩアドレ
スデコーダ１７からのシステムバス選択デコード信号及
びＭＰＵバスが入力され、このシステムバスインターフ
ェイス１４の出力はシステムバス４００に接続される。

メモリインターフェイス１５には、ＭＰＬＩバスとシス
テムバス４００及びＭＰＵアドレスデコーダ１７による
メモリ選択デコード信号及びシステムバスアドレスデコ
ーダ１６によるプロセッサ１内のメモリ選択デコード信
号が接続され、メモリインターフェイス１５からはメモ
リ１２にバス信号が接続される。

システムバスアドレスデコーダ１６にはシステムバス４
００内のアドレスバス及びこれに付随する制御信号が接
続され、メモリ選択を示すデコード信号がメモリインタ
ーフェイス１５に接続されている。

このような構成における動作を次に説明する。

（１）ＭＰＵの動作 ＭＰＬｌｌｌはメモリ１２に置かれたプログラムに従っ
て処理を行う。このプログラム中で領域Ｂに対するアク
セス命令（リード又はライト命令）が発生すると、ＭＰ
Ｕアドレスデコーダ１７のバス選択デコード信号がアク
ティブになり、システムバスインターフェイス１４はバ
ス調停制御回路３００に対してバス使用要求を出し、要
求が受は付けられた時、ＭＰｔＪバスをシステムバス４
００に接続する。このとき、システムバス４００の上位
アドレスビット（Ａ２４〜Ａ３１）には°゛Ｏ″を出力
する。

この結果、ＭＰＵ１１はシステムバス４００を経由して
共通メモリ１００をアクセスすることになる。

（２）システムバス４００上のデバイス（例えば磁気デ
ィスク装ｆｉ２００）から各プロセッサ内メモリへのア
クレス 磁気ディスク装置２００内のディスク制御回路２１０に
より磁気ディスクドライブ２２０から読み出されたデー
タはＤＭＡコントローラ２３０で発生したアドレス信号
に従いバス使用権取得シーケンスを経た後システムバス
４００へ出力される。

プロセッサ１０に置かれたシステムバスアドレスデコー
ダ１６は、このアドレス信号により自己のメモリが選択
されているか否かを判別して、もし選択されていればメ
モリ選択デコード信号をメモリインターフェイス１５に
対して出力する。今、ＭＰＩＪＩＩがメモリ１２にアク
セスしていないとするとシステムバス４００の内容がメ
モリバスに接続される。

この結果、磁気ディスク装置２００はシステムバス４０
０を経由してプロセッサ１０の内部メモリ１２にアクセ
スしたことになる。

もしＭＰＵ１１がメモリ１２にアクセス中の場合は、シ
ステムバス４００からのアクセスは、ＭＰＵアクセスが
終了するまで待ち状態になる。システムバス４００から
のアクセスが先行しＭＰＵアクセスが後になる場合はＭ
ＰＵアクセスが持ら状態になる。

（３）システム全体としての動作 前記（１）ではプロセッサ１０に着目して動作を説明し
たが、各プロセッサが並列に前記（１）で説明したのと
同様の動作を行うことができる。

この結果、磁気ディスク装置２００はシステムバスの有
するアドレス空間全域にわたり各プロセッサ内のメモリ
をアクセスすることができることとなり、各プロセッサ
内のＭＰＵは磁気ディスクからローディングされたプロ
グラムに従って各担当の処理を実行する。このとき、各
プロセッサは領域Ｂに割り付けられた共通メモリ１０ｏ
をあたかも自己の有するメモリと同様に、ソフトウェア
上回等の意識をすることなしに、アクセスすることがで
き、共通の情報源として有効に利用できる。

尚、本発明は上記実施例に限らず次のように構成するこ
ともできる。

（１）実施例ではシステムバスの有する全アドレス空間
をアクセスできるデバイスとして磁気ディスク装置を例
にとって示したが、システムの用途に応じて他のものに
代えてもよい。

例えば、汎用のプロセッサ（３２ビツトアドレスバスを
有するもの）を使用することもできる。

（２）実施例では各プロセッサのシステムバスへのアク
セス時にＭＰＵの有するアドレス空間を超える上位アド
レスビットの設定を“ＯＩ＋として説明したが、任意の
値を選ぶことができる。但し、各プロセッサ間で一致し
ていることが条件である。

（３）各プロセッサ内のメモリはシステムバスからのみ
アクセス可能な部分又はＭＰＵからのみアクセス可能な
部分があってもよい。

（４）システムバス上に置かれるメモリ（各プロセッサ
に属するものを除く）は、共通メモリとして使われるも
の以外に、例えばデータの一時バッファ用等のために必
要量を置くことができる。

（５）実施例では、共通メモリを各プロセッサから独立
のものとして説明したが、ある特定のプロセッサに含ま
れるメモリを共通メモリとして使用することもできる。

（発明の効果） 以上説明したように、本発明によれば、次のような効果
がある。

（１）複数のプロセッサのアドレス空間を大きなアドレ
ス空間を有する１つのシステムバスのアドレス空間に分
散して配置していることにより、システム全体の処理能
力が上がると共にシステムバスに接続されている磁気デ
ィスク装置等のデバイスの持つ情報を共有することがで
きる。

（２）各プロセッサが共通のアドレス領域に１つの共有
されたメモリを持つことにより、各プロセッサ間の情報
のやり取りの効率が向上する。

（３）各プロセッサは、共通メモリ及び自身の処理に必
要なだけのアドレス空間を持つものでよいためシステム
バス全域にわたるアドレス空間をアクセスする能力は必
要でない。

従って、各プロセッサは普通のマイクロプロセッサで済
ませることができ、又、このため周辺回路の規模を軽く
することができる。よって、コストや物理的な大きさを
削減することに大きな効果を発揮する。

【図面の簡単な説明】

第１図は本発明に係るマルチプロセッサシステムの一実
施例を示す構成図、第２図はアドレスマツピングの状態
を示す図、第３図はプロセッサ内の詳細な構成を示ず図
、第４図及び第５図は従来のマルチプロセッサシステム
の一例を示ず図である。 １０．２０．　　・・・、８０・・・プロセッサ１２．
２２．　　・・・、８２・・・内部メモリ１３．２３．
　　・・・、８３・・・入出力装置１１．２１．　　・
・・、８１・・・ＭＰＵ１００・・・共通メモリ ２００・・・磁気ディスク装置 ３００・・・バス調停制御回路 ４００・・・システムバス 特許出願人　横河メディカルシステム株式会社解４図 ＰＩ、Ｐ２．Ｐ３　；プロセッサ ４；システムバス ６、磁気ディスク 第５　区 ＬＰＩ、ＬＰ２．ＬＰ３　；　　ローカルプロセッサ４
；　システムバス ６、仏気ディスク

Claims (1)

1. 【特許請求の範囲】 複数のプロセッサが１つのシステムバスで接続されてな
   るマルチプロセッサシステムにおいて、前記各プロセッ
   サは、システムバスに接続され且つシステムバスのアド
   レス空間上で異なるアドレスにマッピングされたメモリ
   を有し、 各プロセッサに共通で且つシステムバス上の一部のアド
   レス領域と一致する一定のアドレス領域を定め、各プロ
   セッサがこのアドレスをアクセスしたときには、システ
   ムバスに接続され且つ前記アドレス領域にマッピングさ
   れた１つのメモリがアクセスされるように構成したこと
   を特徴とするマルチプロセッサシステム。