JPS63108393A - 文字発生装置 - Google Patents
文字発生装置Info
- Publication number
- JPS63108393A JPS63108393A JP61255292A JP25529286A JPS63108393A JP S63108393 A JPS63108393 A JP S63108393A JP 61255292 A JP61255292 A JP 61255292A JP 25529286 A JP25529286 A JP 25529286A JP S63108393 A JPS63108393 A JP S63108393A
- Authority
- JP
- Japan
- Prior art keywords
- data
- font
- data bus
- input
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、たとえば日本語や英語などのワードプロセ
ッサなどにて使用され、全角用フォントより倍角用フォ
ントを発生させる文字発生装2に関する。
ッサなどにて使用され、全角用フォントより倍角用フォ
ントを発生させる文字発生装2に関する。
(0)従来の技術
一般に、日本語ワードプロセッサのような文字処理をお
こなう装Cにあっては、基準となる大きさの全角文字の
他に、倍角文字や半角文字さらには拡大文字などを、表
示したり印字したりするものである。従来上記装置では
、倍角文字を発生させるために、たとえばROMなどの
メモリに倍角用フォントを記憶させておくか、あるいは
ハードウェアにて論理回路を構成して倍角文字の文字発
生装置としたものが知られている。
こなう装Cにあっては、基準となる大きさの全角文字の
他に、倍角文字や半角文字さらには拡大文字などを、表
示したり印字したりするものである。従来上記装置では
、倍角文字を発生させるために、たとえばROMなどの
メモリに倍角用フォントを記憶させておくか、あるいは
ハードウェアにて論理回路を構成して倍角文字の文字発
生装置としたものが知られている。
(ハ)発明が解決しようとする問題点
ところが、上記のように倍角用フォント専用にメモリを
具備したものでは、そのメモリのために装置全体のコス
トが上昇するのにつながり、不都合であった。また論理
回路にて倍角文7を発生させるものでは、その回路がI
2雑になり、したがってl!l#J作を発生しやすいも
のとなった。
具備したものでは、そのメモリのために装置全体のコス
トが上昇するのにつながり、不都合であった。また論理
回路にて倍角文7を発生させるものでは、その回路がI
2雑になり、したがってl!l#J作を発生しやすいも
のとなった。
この発明は上記の事情に鑑みてなされたもので、コスト
の上界を招かず、はぼリアルタイムに倍角文字を発生さ
せることができる文字発生装置を提供しようとするもの
である。
の上界を招かず、はぼリアルタイムに倍角文字を発生さ
せることができる文字発生装置を提供しようとするもの
である。
(ニ)問題点を解決するための手段
この発明の横、成は、基準となるフォントより倍角用フ
ォントを発生させる文字発生装置であって、複数−のデ
ータ線からなる入力データバスと、それぞれのデータ線
に接続されて入力データバスから入力される基準となる
フォントのデータを一時保持する複数個のラッチ手段と
、それぞれのラッチ手段で一時保持されたデータが出力
されるデータバスとを具備したことを特徴とする文字発
生装置である。゛ (ホ)4作 用 入力データパスを介してラッチ手段に基、準となるフォ
ントのデータが入力されると、ラッチ手段はそのフォン
トのデーダな一時保持し、出力データバスに倍角用フォ
ントのデータを出力する。
ォントを発生させる文字発生装置であって、複数−のデ
ータ線からなる入力データバスと、それぞれのデータ線
に接続されて入力データバスから入力される基準となる
フォントのデータを一時保持する複数個のラッチ手段と
、それぞれのラッチ手段で一時保持されたデータが出力
されるデータバスとを具備したことを特徴とする文字発
生装置である。゛ (ホ)4作 用 入力データパスを介してラッチ手段に基、準となるフォ
ントのデータが入力されると、ラッチ手段はそのフォン
トのデーダな一時保持し、出力データバスに倍角用フォ
ントのデータを出力する。
(へ)実施例
以下この発明の実施例を図面にて詳述するが、この発明
は以下の実施例に限定されるものではない。
は以下の実施例に限定されるものではない。
第1図はこの発明の実施例の回路図で、1は入力データ
バスで、8本のデータ線IDO〜IO7からなり、ラッ
チ手段2の入力に接続されている。
バスで、8本のデータ線IDO〜IO7からなり、ラッ
チ手段2の入力に接続されている。
ラッチ手段2は2個の集積回路(以下ICと記す)2a
、2bで構成される。IC2a 、2bは、たとえば
そのラッチ出力が正論理3ステートである74LS57
3や74LS373などが好適である。IC2aの出力
にはデータ線Do、D2゜D4.06.D8.DIO,
Dl2.Dl4が、1:Ic2b(7)出力L&tf−
’!Z111D1.D3゜D5.D7.D9.Dll、
Dl3.015がそれぞれ接続されており、データl1
DO〜D15が出力データバス3を構成する。入力デー
タバス1を構成するデータ線IDOは、1C2aを介し
て出力データバス3のデータ線DOと対応するとともに
、IC2bを介して出力データバス3のデータ1fJD
1と対応する。以下同様にしてデータ@【Dlはy’−
夕1aD2.D3!:、7’−)線ID2&tデータ1
04.D5というふうにしてそれぞれ対応し、そしてデ
ータ線ID7がデータ1ilD14゜015と対応する
ように構成されている。以上の入力データバス1および
出力データバス3は、たとえばプリント配IaM板にて
実施されればよく、この文字発生装B10が使用される
ワードプロセッサのプリント配La基板の一部を使用し
てなされるものであってもよい。
、2bで構成される。IC2a 、2bは、たとえば
そのラッチ出力が正論理3ステートである74LS57
3や74LS373などが好適である。IC2aの出力
にはデータ線Do、D2゜D4.06.D8.DIO,
Dl2.Dl4が、1:Ic2b(7)出力L&tf−
’!Z111D1.D3゜D5.D7.D9.Dll、
Dl3.015がそれぞれ接続されており、データl1
DO〜D15が出力データバス3を構成する。入力デー
タバス1を構成するデータ線IDOは、1C2aを介し
て出力データバス3のデータ線DOと対応するとともに
、IC2bを介して出力データバス3のデータ1fJD
1と対応する。以下同様にしてデータ@【Dlはy’−
夕1aD2.D3!:、7’−)線ID2&tデータ1
04.D5というふうにしてそれぞれ対応し、そしてデ
ータ線ID7がデータ1ilD14゜015と対応する
ように構成されている。以上の入力データバス1および
出力データバス3は、たとえばプリント配IaM板にて
実施されればよく、この文字発生装B10が使用される
ワードプロセッサのプリント配La基板の一部を使用し
てなされるものであってもよい。
つぎにこの実施例の動作について、第2図を交えて説明
する。
する。
まず、入力データバス1を介して倍角文字となる文字の
フォントデータFD1が、全角文字のキャラクタジェネ
レータ(図示しない)から1バイトずつラッチ手段2に
入力される。ここで1バイトのフォントデータFD1を
第2図に示す。第2図のフォントデータFD1において
、斜線にて処理したビットがアクティブであり、文字の
一部としてl1fl!されるものとする。
フォントデータFD1が、全角文字のキャラクタジェネ
レータ(図示しない)から1バイトずつラッチ手段2に
入力される。ここで1バイトのフォントデータFD1を
第2図に示す。第2図のフォントデータFD1において
、斜線にて処理したビットがアクティブであり、文字の
一部としてl1fl!されるものとする。
入力されたフォントデータFDIは、それぞれのIC2
a、2bの端子Gに入力されるストロ−1(ラッチ)信
号のターイミングによってラッチされ、端子OEに入力
されるアウトプットコントロール信りのタイミングによ
って出力データバス3に出力される。出力データバス3
に出力される倍角文字のフォントデータFD2は、ff
12図に示すように、フォントデータFD1のアクティ
ブなそれぞれの1ビツトがそれぞれ2ビツトにされた状
態にされるものである。これによってほぼリアルタイム
に倍角の文字が発生するものである。
a、2bの端子Gに入力されるストロ−1(ラッチ)信
号のターイミングによってラッチされ、端子OEに入力
されるアウトプットコントロール信りのタイミングによ
って出力データバス3に出力される。出力データバス3
に出力される倍角文字のフォントデータFD2は、ff
12図に示すように、フォントデータFD1のアクティ
ブなそれぞれの1ビツトがそれぞれ2ビツトにされた状
態にされるものである。これによってほぼリアルタイム
に倍角の文字が発生するものである。
なお上記実施例においては、入力されるフォントデータ
を8ビツトとしたが、たとえば4ビツトや16ピツトで
もよく、入力データバスの規模によってラッチ手段を構
成するICの個数を増減すればよい。またラッチ手段と
しては複数のICを使用するものでなくてもよく、ラッ
チ動作をおこなう回路であってもよく、さらには、入力
データバスと出力データバスとの関係が2倍であれば、
たとえば8ビツトの入力に対し16ビツトのラッチ出力
を有するICであれば1個であってもよい。
を8ビツトとしたが、たとえば4ビツトや16ピツトで
もよく、入力データバスの規模によってラッチ手段を構
成するICの個数を増減すればよい。またラッチ手段と
しては複数のICを使用するものでなくてもよく、ラッ
チ動作をおこなう回路であってもよく、さらには、入力
データバスと出力データバスとの関係が2倍であれば、
たとえば8ビツトの入力に対し16ビツトのラッチ出力
を有するICであれば1個であってもよい。
(ト)発明の効果
この発明によれば、はとんどコストアップがなく、回路
が?12雑にならず、しかもほぼリアルタイム処理がで
きるものである。
が?12雑にならず、しかもほぼリアルタイム処理がで
きるものである。
第1図はこの発明の実施例の電気回路図、第2図はラッ
チ手段に入力されフォントデータとラッチ手段が出力す
るフォントデータの構成を示すデータ構成模式図である
。 1・・・・・・入力データバス、2・・・・・・ラッチ
手段、2a、2b・・・・・・sea路、3・・・・・
・出力データパス。
チ手段に入力されフォントデータとラッチ手段が出力す
るフォントデータの構成を示すデータ構成模式図である
。 1・・・・・・入力データバス、2・・・・・・ラッチ
手段、2a、2b・・・・・・sea路、3・・・・・
・出力データパス。
Claims (1)
- 1、基準となるフォントより倍角用フォントを発生させ
る文字発生装置であつて、複数本のデータ線からなる入
力データバスと、それぞれのデータ線に接続されて入力
データバスから入力される基準となるフォントのデータ
を一時保持する複数個のラッチ手段と、それぞれのラッ
チ手段で一時保持されたデータが出力されるデータバス
とを具備したことを特徴とする文字発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61255292A JPS63108393A (ja) | 1986-10-27 | 1986-10-27 | 文字発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61255292A JPS63108393A (ja) | 1986-10-27 | 1986-10-27 | 文字発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63108393A true JPS63108393A (ja) | 1988-05-13 |
Family
ID=17276735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61255292A Pending JPS63108393A (ja) | 1986-10-27 | 1986-10-27 | 文字発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63108393A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01310548A (ja) * | 1988-06-08 | 1989-12-14 | Nec Corp | 半導体集積回路装置 |
-
1986
- 1986-10-27 JP JP61255292A patent/JPS63108393A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01310548A (ja) * | 1988-06-08 | 1989-12-14 | Nec Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0658852A3 (en) | Computer system with derived local bus | |
US4503511A (en) | Computing system with multifunctional arithmetic logic unit in single integrated circuit | |
JP2735173B2 (ja) | ワンチップメモリデバイス | |
JPS63108393A (ja) | 文字発生装置 | |
JPS6076094A (ja) | 読み出し専用メモリ | |
KR890006185Y1 (ko) | 메모리 낭비가 없는 40×40 폰트장치 | |
KR100252508B1 (ko) | 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치 | |
JP2700650B2 (ja) | ビデオ信号生成回路 | |
Nikaido et al. | A 1 K bit associative memory LSI | |
KR930003446B1 (ko) | Vme시스템에 있어 그래픽 시스템 프로세서와 기억장치와의 인터페이싱을 위한 회로 | |
KR900003620Y1 (ko) | 16비트 병렬 출력 발생회로 | |
KR890002144Y1 (ko) | 레이저 프린터의 그래픽용 메모리 보오드 | |
KR890005286B1 (ko) | 영문 소프트웨어의 한글화를 위한 디코딩회로와 그 처리방법 | |
KR900006114Y1 (ko) | 한글, 한자 표시용 액정 디스플레이 구동회로 | |
KR950005229B1 (ko) | 그래픽 모드의 택스트 생성을 위한 실제 어드레스 발생기 | |
KR890007639Y1 (ko) | 메모리 확장회로 | |
KR960003944Y1 (ko) | 다이내믹 램 리프레쉬 회로 | |
JP2846998B2 (ja) | 半導体集積回路 | |
KR940008120Y1 (ko) | 디스플레이용 메모리 제어회로 | |
KR900000607B1 (ko) | Dmac 채널요구 분할회로 | |
JPH04109332A (ja) | メモリ集積回路 | |
JPS6353590A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
JPS6288199A (ja) | デイジタル回路 | |
JPH1153298A (ja) | メモリアドレスラッチ方式 | |
JPS641368A (en) | Image forming device |