JPS63107143A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63107143A JPS63107143A JP61253965A JP25396586A JPS63107143A JP S63107143 A JPS63107143 A JP S63107143A JP 61253965 A JP61253965 A JP 61253965A JP 25396586 A JP25396586 A JP 25396586A JP S63107143 A JPS63107143 A JP S63107143A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- resist film
- film pattern
- etching
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229920001721 polyimide Polymers 0.000 claims abstract description 31
- 239000004642 Polyimide Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 23
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 238000001039 wet etching Methods 0.000 abstract description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
電極パッドを被覆したカバー絶縁膜およびポリイミドを
、遠紫外線照射硬化処理したレジスト膜パターンをマス
クにして、等方性エツチングして前記ポリイミドをオー
バーエッチして開口し、更に、異方性エツチングしてカ
バー絶縁膜を開口する。そうすると、１つのレジスト膜
パターンによってポンディングパッドが開口できる。
、遠紫外線照射硬化処理したレジスト膜パターンをマス
クにして、等方性エツチングして前記ポリイミドをオー
バーエッチして開口し、更に、異方性エツチングしてカ
バー絶縁膜を開口する。そうすると、１つのレジスト膜
パターンによってポンディングパッドが開口できる。
［産業上の利用分野コ
本発明は、半導体装置の製造方法のうち、電極パッド、
例えば、ポンディングパッド（ＢｏｎｄｉｎｇＰａｄ
）の開口工程の改善に関する。
例えば、ポンディングパッド（ＢｏｎｄｉｎｇＰａｄ
）の開口工程の改善に関する。
周知のように、ＩＣ−？）ＬＳＩなどの半導体装置の製
造は、ウェハー上に半導体素子を形成するウェハープロ
セスと、このウェハーをチップに分割し、そのチップを
パッケージ（容器）に組み入れて配線する組立工程とが
らなり、それぞれの工程は極めて長く複雑で、しがも、
デリケートな形成工程である。
造は、ウェハー上に半導体素子を形成するウェハープロ
セスと、このウェハーをチップに分割し、そのチップを
パッケージ（容器）に組み入れて配線する組立工程とが
らなり、それぞれの工程は極めて長く複雑で、しがも、
デリケートな形成工程である。
従って、できるだけ製造工程を短縮することがコストダ
ウンになり、且つ、品質の向上にも役立って、そのため
、従前から製造工程の短縮化が要望されている。
ウンになり、且つ、品質の向上にも役立って、そのため
、従前から製造工程の短縮化が要望されている。
［従来の技術］
さて、ウェハープロセスの最終に近い工程に、素子を作
成したウェハー表面にカバー絶縁膜を被覆し、更に、ポ
リイミドを塗布して、且つ、ポンディングパッドを窓開
けする製造工程が知られている。即ち、活性なＩＣ素子
の表面をカバー絶縁膜とポリイミドとで被覆して保護し
た後、パッケージのリード端子とチップ上のポンディン
グパッドをワイヤーで結線するために、チップのポンデ
ィングパッドを開口する工程がある。このカバー絶縁膜
とポリイミドとで被覆する目的は、水分の侵入を防ぐ保
護のためで、また、ポリイミドにはメモリ素子をソフト
エラーから保護すると云う他の目的もある。尚、結線す
るボンディングワイヤーは２０〜３０μｍの金またはア
ルミニウム線が用いられる。
成したウェハー表面にカバー絶縁膜を被覆し、更に、ポ
リイミドを塗布して、且つ、ポンディングパッドを窓開
けする製造工程が知られている。即ち、活性なＩＣ素子
の表面をカバー絶縁膜とポリイミドとで被覆して保護し
た後、パッケージのリード端子とチップ上のポンディン
グパッドをワイヤーで結線するために、チップのポンデ
ィングパッドを開口する工程がある。このカバー絶縁膜
とポリイミドとで被覆する目的は、水分の侵入を防ぐ保
護のためで、また、ポリイミドにはメモリ素子をソフト
エラーから保護すると云う他の目的もある。尚、結線す
るボンディングワイヤーは２０〜３０μｍの金またはア
ルミニウム線が用いられる。
第２図（ａ）〜（ｈｌはこのポンディングパッドを開口
する従来の形成工程の工程順断面図を示しており、同図
によって順を追って説明する。
する従来の形成工程の工程順断面図を示しており、同図
によって順を追って説明する。
第２図（ａ）二手導体基板１にＩＣ素子を作成した後、
その上にアルミニウム配線（図示せず）を形成し、同時
にアルミニウム膜からなるポンディングパッド２を形成
する。
その上にアルミニウム配線（図示せず）を形成し、同時
にアルミニウム膜からなるポンディングパッド２を形成
する。
第２図（ｂ）：その上面に、化学気相成長（ＣＶＤ）法
によって膜厚」μｍ程度の燐シリケートガラス（ＰＳＧ
）膜３ （カバー絶縁膜）を被着する。
によって膜厚」μｍ程度の燐シリケートガラス（ＰＳＧ
）膜３ （カバー絶縁膜）を被着する。
また、カバー絶縁膜としては、プラズマＣＶＤ法によっ
て窒化シリコン（ＳｉＮｘ）膜を被覆する場合もある。
て窒化シリコン（ＳｉＮｘ）膜を被覆する場合もある。
第２図（Ｃ）−次いで、フォトプロセスを用いて、ポン
ディングパッド２部分を窓開けした第１のレジスト膜パ
ターン４を形成する。
ディングパッド２部分を窓開けした第１のレジスト膜パ
ターン４を形成する。
第２図（ｄ）：そのレジスト膜パターン４をマスクにし
て、ＣＦ４ ＋ＣＨＦ３を反応ガスとして異方性エツチ
ングして、ポンディングパッド２部分のＰＳＧ膜３を除
去して開口する。この異方性エツチングをリアクティブ
イオンエッチ（ＲＩ Ｅ ；反応性イオンエッチ）と云
い、物理的・化学的な両反応によって垂直に開口する方
法である。
て、ＣＦ４ ＋ＣＨＦ３を反応ガスとして異方性エツチ
ングして、ポンディングパッド２部分のＰＳＧ膜３を除
去して開口する。この異方性エツチングをリアクティブ
イオンエッチ（ＲＩ Ｅ ；反応性イオンエッチ）と云
い、物理的・化学的な両反応によって垂直に開口する方
法である。
第２図（ｅ）：第１のレジスト膜パターン４を除去し、
次いで、その上面に膜厚１．５μｍのポリイミド５ （
樹脂膜）を塗布して乾燥し、更に、１００〜１５０℃で
キュアする。
次いで、その上面に膜厚１．５μｍのポリイミド５ （
樹脂膜）を塗布して乾燥し、更に、１００〜１５０℃で
キュアする。
第２図（ｆ）：次いで、再びフォトプロセスを用いて、
ポンディングパッド２部分を窓開けした第２のレジスト
膜パターン６を形成する。この第２のレジスト膜パター
ン６は、前記の第１のレジスト膜パターン４よりも大き
な窓をもったパターンである。
ポンディングパッド２部分を窓開けした第２のレジスト
膜パターン６を形成する。この第２のレジスト膜パター
ン６は、前記の第１のレジスト膜パターン４よりも大き
な窓をもったパターンである。
第２図（ｇ）：その第２のレジスト膜パターン６をマス
クにして、現像液ＴＭＫでウェットエツチングして、ポ
ンディングパッドｚ上のポリイミド５を除去し、ポンデ
ィングパッド２を開口する。ここに、ＴＭＫはポリイミ
ドをエツチングする現像液の名称（商品名）である。ま
た、前記の１００〜１５０℃のキュア温度は、このエツ
チングを容易にするための予備キュアである。
クにして、現像液ＴＭＫでウェットエツチングして、ポ
ンディングパッドｚ上のポリイミド５を除去し、ポンデ
ィングパッド２を開口する。ここに、ＴＭＫはポリイミ
ドをエツチングする現像液の名称（商品名）である。ま
た、前記の１００〜１５０℃のキュア温度は、このエツ
チングを容易にするための予備キュアである。
第２図（ｈｌ ： Ｌかる後、１５０”Ｃにおける第２
のキュア、４００℃における第３のキュアをおこなって
、更に、薄層のアッシングをおこない、ポンディングパ
ッドの開口を完全にする。なお、アッシングは、開口後
のキュアによってポンディングパッド表面にポリイミド
５の脱ガス物質が被着するため、これを除去して、ワイ
ヤーのボンディングの信頼性を向上するためである。
のキュア、４００℃における第３のキュアをおこなって
、更に、薄層のアッシングをおこない、ポンディングパ
ッドの開口を完全にする。なお、アッシングは、開口後
のキュアによってポンディングパッド表面にポリイミド
５の脱ガス物質が被着するため、これを除去して、ワイ
ヤーのボンディングの信頼性を向上するためである。
［発明が解決しようとする問題点］
ところで、上記のような製造方法によれば、２回のフォ
トプロセスを適用して、２回のレジスト膜パターンを形
成し、それによってＰＳＧ膜およびポリイミドをそれぞ
れパターンニングするため、製造工程が長くて、製造コ
ストが高くなると云う欠点がある。
トプロセスを適用して、２回のレジスト膜パターンを形
成し、それによってＰＳＧ膜およびポリイミドをそれぞ
れパターンニングするため、製造工程が長くて、製造コ
ストが高くなると云う欠点がある。
これは、ポリイミドがワイヤーのボンディングに都度に
ならないように、ポリイミドの開口をＰＳＧ膜の開口よ
り一方の側面で５〜１０μｍ程度広く開口すること、即
ち、ＰＳＧ膜の開口面積を１００μｍ角とすると、ポリ
イミドの開口面積を１１０〜１２０μｍ角度に大きく開
口するために、２回のレジスト膜のマスクが必要になる
わけである。
ならないように、ポリイミドの開口をＰＳＧ膜の開口よ
り一方の側面で５〜１０μｍ程度広く開口すること、即
ち、ＰＳＧ膜の開口面積を１００μｍ角とすると、ポリ
イミドの開口面積を１１０〜１２０μｍ角度に大きく開
口するために、２回のレジスト膜のマスクが必要になる
わけである。
本発明は、このような問題点を解消させて、製造工程を
短縮する製造方法を提案するものである。
短縮する製造方法を提案するものである。
［問題点を解決するための手段］
その目的は、電極パッド上にカバー絶縁膜およびポリイ
ミドを被着し、該ポリイミド上にレジスト膜パターンを
形成し、該レジスト膜パターンを遠紫外線照射処理して
硬化させ、該レジスト膜パターンをマスクにして前記ポ
リイミドを等方性エツチングしてアンダーカットが入る
ように開口し、更に、カバー絶縁膜を異方性エツチング
して前記レジスト膜パタ゛−ンと同一パターンに開口す
る工程が含まれる半導体装置の製造方法によって達成さ
れる。
ミドを被着し、該ポリイミド上にレジスト膜パターンを
形成し、該レジスト膜パターンを遠紫外線照射処理して
硬化させ、該レジスト膜パターンをマスクにして前記ポ
リイミドを等方性エツチングしてアンダーカットが入る
ように開口し、更に、カバー絶縁膜を異方性エツチング
して前記レジスト膜パタ゛−ンと同一パターンに開口す
る工程が含まれる半導体装置の製造方法によって達成さ
れる。
［作用〕
即ち、本発明は、従来法の第１のレジスト膜パターンと
同一パターンを有するレジスト膜パターンをマスクにし
て、ポリイミドを等方性エツチングしてアンダーカット
が入るようにオーバーエツチングする。次いで、カバー
絶縁膜を異方性エツチングしてレジスト膜パターンと同
一パターンに開口する。そうすれば、１回のフォトプロ
セスによって、電極パッドが開口できる。
同一パターンを有するレジスト膜パターンをマスクにし
て、ポリイミドを等方性エツチングしてアンダーカット
が入るようにオーバーエツチングする。次いで、カバー
絶縁膜を異方性エツチングしてレジスト膜パターンと同
一パターンに開口する。そうすれば、１回のフォトプロ
セスによって、電極パッドが開口できる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（ｆ）は本発明にかかる製造方法の工程
順断面図である。
順断面図である。
第１図（ａ）二手導体基板１のポンディングパッド２を
含む上面に、ＣＶＤ法によって膜厚１μｍのＰＳＧ膜３
を被着し、更に、その上に、膜厚１，５μｍのポリイミ
ド５を塗布し乾燥して、キュアする。
含む上面に、ＣＶＤ法によって膜厚１μｍのＰＳＧ膜３
を被着し、更に、その上に、膜厚１，５μｍのポリイミ
ド５を塗布し乾燥して、キュアする。
第１図（ｂ）二次いで、フォトプロセスを用いて、ポン
ディングパッド２部分を窓開けしたレジスト膜パターン
１０を形成し、更に、そのレジスト膜パターン１０をデ
ィープ遠紫外線で照射して硬化させる。この硬化処理は
ＵＶハードニングとして知られているもので、例えば、
ＡＺ系のポジレジストにおこなわれている公知の処理で
ある。
ディングパッド２部分を窓開けしたレジスト膜パターン
１０を形成し、更に、そのレジスト膜パターン１０をデ
ィープ遠紫外線で照射して硬化させる。この硬化処理は
ＵＶハードニングとして知られているもので、例えば、
ＡＺ系のポジレジストにおこなわれている公知の処理で
ある。
第１図（Ｃ）：そのレジスト膜パターン１０をマスクに
して、現像液ＴＭＫでウェットエツチングし、ポンディ
ングパッド２部分のポリイミド５を除去して開口するが
、その時、エツチングを過度に進行させてオーバーエツ
チングをおこない、アンダーカットを入れる。
して、現像液ＴＭＫでウェットエツチングし、ポンディ
ングパッド２部分のポリイミド５を除去して開口するが
、その時、エツチングを過度に進行させてオーバーエツ
チングをおこない、アンダーカットを入れる。
第１図（ｄ）：次いで、レジスト膜パターン１ｏをその
ままマスクにして、ＣＦ４＋ＣＨＦ、を反応ガスとして
異方性エツチング（ＲＩＥ）Ｌ、ポンディングパッド２
部分のＰＳＧ膜３を除去して開口する。
ままマスクにして、ＣＦ４＋ＣＨＦ、を反応ガスとして
異方性エツチング（ＲＩＥ）Ｌ、ポンディングパッド２
部分のＰＳＧ膜３を除去して開口する。
第１図（ｅ）：次いで、更に必要な場合は、再びＴＭＫ
でウェットエツチングして、オーバーエツチングをレジ
スト膜パターン１０の下まで深く進行させてアンダーカ
ットを大きくする。
でウェットエツチングして、オーバーエツチングをレジ
スト膜パターン１０の下まで深く進行させてアンダーカ
ットを大きくする。
第１図（ｆ）：次いで、レジスト膜パターン１ｏを溶剤
で剥離し、図示のようなポンディングパッド２が完成す
る。
で剥離し、図示のようなポンディングパッド２が完成す
る。
なお、上記の製造方法はポリイミドのキュアを最初の工
程（第１図（ａｌの工程）で４００℃近くの高温度まで
昇温しで固化させるのであるが、アンダーカットの進行
如何によって、初めの工程では低温度でポリイミドをキ
ュアするのが好ましい場合があり、その時は、レジスト
膜パターン１０の剥離後（第１図（ｆ）の工程）に高温
でキュアしても良い。
程（第１図（ａｌの工程）で４００℃近くの高温度まで
昇温しで固化させるのであるが、アンダーカットの進行
如何によって、初めの工程では低温度でポリイミドをキ
ュアするのが好ましい場合があり、その時は、レジスト
膜パターン１０の剥離後（第１図（ｆ）の工程）に高温
でキュアしても良い。
しかし、その際には、薄層のアッシングが必要になる。
上記のような形成方法によれば、フォトプロセスの適用
が１回だけになり、製造工程が短縮されて、製造コスト
を低下することができる。且つ、工程の短縮は品質や製
造歩留の向上に役立つものである。
が１回だけになり、製造工程が短縮されて、製造コスト
を低下することができる。且つ、工程の短縮は品質や製
造歩留の向上に役立つものである。
［発明の効果１
以上の説明から明らかなように、本発明によればＩＣを
コストダウンすることができ、且つ、品質や歩留向上に
効果があるものである。
コストダウンすることができ、且つ、品質や歩留向上に
効果があるものである。
第１図（ａｌ〜（ｆｌは本発明にかかる製造方法の工程
順断面図、 第２図（ａ）〜（ｈｌは従来の製造方法の工程順断面図
である。 図において、 １は半導体基板、 ２はボンディングパッド （電極パッド）、３はＰＳＧ
膜、 ４．６．１０はレジスト膜パターン、 ５はポリイミド を示している。 第２図
順断面図、 第２図（ａ）〜（ｈｌは従来の製造方法の工程順断面図
である。 図において、 １は半導体基板、 ２はボンディングパッド （電極パッド）、３はＰＳＧ
膜、 ４．６．１０はレジスト膜パターン、 ５はポリイミド を示している。 第２図
Claims (1)
- 半導体基板上に電極パッドを設け、該電極パッド上にカ
バー絶縁膜およびポリイミドを被着し、該ポリイミド上
にレジスト膜パターンを形成し、該レジスト膜パターン
を遠紫外線照射処理して硬化させ、該レジスト膜パター
ンをマスクにして前記ポリイミドを等方性エッチングし
てアンダーカットが入るように開口し、更に、カバー絶
縁膜を異方性エッチングして前記レジスト膜パターンと
同一パターンに開口する工程が含まれてなることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253965A JPS63107143A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253965A JPS63107143A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107143A true JPS63107143A (ja) | 1988-05-12 |
Family
ID=17258406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61253965A Pending JPS63107143A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02178950A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-10-24 JP JP61253965A patent/JPS63107143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02178950A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316285B1 (en) | Passivation layer for packaged integrated circuits | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| WO2021217718A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| JPH0345895B2 (ja) | ||
| JP3387478B2 (ja) | 半導体装置およびその製造方法 | |
| CN106328603A (zh) | 封装件结构及其形成方法 | |
| US6174824B1 (en) | Post-processing a completed semiconductor device | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPS63107143A (ja) | 半導体装置の製造方法 | |
| JPH08153833A (ja) | 半導体装置の製造方法 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| US6878642B1 (en) | Method to improve passivation openings by reflow of photoresist to eliminate tape residue | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPS63205930A (ja) | 半導体集積回路装置の製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| KR100247698B1 (ko) | 입출력 패드부의 오픈 방법 | |
| KR20040080539A (ko) | 반도체 소자의 패시베이션막 형성방법 | |
| JPH05347309A (ja) | 半導体装置の製造方法 | |
| JP2000232100A (ja) | 半導体装置とその製法 | |
| JPH06151605A (ja) | 半導体装置の製造方法 | |
| JPS63260053A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH0122737B2 (ja) | ||
| JPS61141157A (ja) | 半導体素子の製造方法 |