JPS63107106A - 電圧増大可能なバリスタ - Google Patents

電圧増大可能なバリスタ

Info

Publication number
JPS63107106A
JPS63107106A JP62239141A JP23914187A JPS63107106A JP S63107106 A JPS63107106 A JP S63107106A JP 62239141 A JP62239141 A JP 62239141A JP 23914187 A JP23914187 A JP 23914187A JP S63107106 A JPS63107106 A JP S63107106A
Authority
JP
Japan
Prior art keywords
varistor
conductive
varistor body
electrodes
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62239141A
Other languages
English (en)
Other versions
JPH0345522B2 (ja
Inventor
ジョン・エドワード・メイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS63107106A publication Critical patent/JPS63107106A/ja
Publication of JPH0345522B2 publication Critical patent/JPH0345522B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 [発明の分野] 本発明は、一般にバリスタに関し、詳しくは、バリスタ
本体の厚さを変えることなく電圧定格特性を変更するこ
とができるバリスタに関する。
[関連技術の説明] バリスタ、特に金属酸化物バリスタは、非線形抵抗特性
を有する阻止として広く受は入れられている。このよう
な電圧依存性抵抗の電気的特性は次式によって表わされ
る。
1− (V/C) n ここにおいて、■はバリスタの両端間の電圧であり、■
はバリスタを流れる電流であり、Cは所定の電流におけ
る電圧に対応する定数であり、指数nは1より大きい数
値である。nの値は次式によって計算される。
ここにおいて、vlおよびV2はそれぞれ電流11およ
びI2ににおける電圧である。Cの所望の値はバリスタ
が使用される用途に依存する。nの値は可能な限り大き
いほうが通常好ましい。これはバリスタがオーミック特
性から離れる程度をこの指数が決定しているからである
金属酸化物バリスタの動作特性および動作方法を解明す
るためにかなりの努力がはられれたが、この素子はそれ
にも関わらず完全に解明されていない。このため、バリ
スタの動作についての多くの重要な改良が多少発見に基
づいて行なわれ、その改良または機構または達成の理由
は常に完全には知られてはいない。
しかしながら、バリスタの電気的特性はバリスタ本体の
物理的寸法によって主に決定されていることが知られて
いる。バリスタのエネルギ一定格はバリスタ本体の体積
によって決定され、バリスタの電圧定格はバリスタ本体
の厚さまたはそれを通る電流路の長さによって決定され
、バリスタの電流性能は電流の流れの方向に直角に測定
したバリスタ本体の面積によって決定される。
バリスタ本体自身は本質的に多結晶材料から構成されて
いる。多結晶バリスタ本体内の各結晶粒界は本質的にダ
イオードと同様に作用する。従って、このようなバリス
タの電圧定格はバリスタ本体の表面上に位置する電極間
の粒界の数を変えることによって制御することができる
。このようなバリスタの電圧定格は典型的にはバリスタ
本体を厚く形成することによって増大される。これは結
晶の数が増大し、その結果バリスタ本体の表面上の電極
間の結晶粒界の数が増大するからである。
しかしながら、バリスタの電圧定格を増大するこの方法
はいくつかの欠点を有している。単にバリスタ素子の電
圧定格を増大するためにバリスタ本体の厚さを増大する
ことは、バリスタ本体の材料を効率よく利用していない
。更に、バリスタ本体の厚さを増大することは電極間の
直列抵抗を増大する傾向にあり、これはある用途におい
ては好ましくない特性である。その上、バリスタが表面
実装型(即ち、バリスタの入力および出力端子がバリス
タの同じ面上に取り付けられているもの)である用途に
おいては、一般にバリスタは平坦であることが好ましい
。即ち、表面実装型バリスタは印刷回路基板などの上の
所定の位置に載置されるように設計されることが好まし
く、一度装置されると、所定の位置に留まり、転倒しな
いようになっている。バリスタ素子の垂直方向の厚さが
あまり大きいと、バリスタは回路基板上の安定位置に維
持することができず、倒れやすくなる。
入力および出力の両端子がバリスタ本体の同じ主面上に
設けられているバリスタを一般に「表面実装型」バリス
タと称する。このような表面実装型バリスタの電圧定格
は主にバリスタ素子のバルク特性(即ち、バリスタ本体
の厚さ方向に流れる電fεに主に依存する特性)よりも
むしろバリスタ素子の表面特性(即ち、バリスタ素子の
表面に沿って流れる電流に主に依存する特性)によって
決まる。このような表面実装型バリスタの電圧定格はバ
リスタ本体の厚さを増大することなく増大することがで
きる。これは、典型的には単にバリスタの同じ主面上の
電極間の距離を増大することによって達成される。
しかしながら、表面実装型バリスタに関連して、用途に
よってはこのようなバリスタの使用を制限する欠点があ
る。このような1つの欠点は表面実装型バリスタが一般
に比較的大きなエネルギーを吸収することができないと
いうことである。また、表面実装型バリスタはいくつか
の好ましくない表面の影響を受は易いことである。例え
ば、バリスタ表面の水分、湿気または指紋が素子の動作
に悪影響を与えることが知られている。これらの悪影響
は一般にバルク型バリスタ素子では経験されないことで
ある。
従って、本発明の目的は、バリスタ本体の厚さを変える
ことなく定格電圧を変えられるバリスタを提供すること
にある。
本発明の別の目的は、定格電圧が主に素子の表面特性に
依存しない表面実装型バリスタを提供することにある。
本発明の他の目的は、バリスタ本体の材料を更に効率よ
く利用したバリスタを提供することにある。
発明の概要 本発明によれば、これら目的およびその他の目的を達成
するため、第1の主面およびその反対側の第2の主面を
備えたバリスタ本体を用意し、各主面上に1つ以上の導
電領域を設ける。これらの導電領域は、任意の導電領域
とバリスタ本体の同じ主面上の最も近い隣りの導電領域
との間の距離が該任意の導電領域とバリスタ本体の反対
側の主面」二の最も近い導電領域との間の距離よりも大
きくなるように配置される。従って、バリスタ素子を流
れる電流は、バリスタ素子の表面に沿って流れるよりも
両生面上の導電領域間でバリスタ本体内部をその厚さ方
向に通ってバリスタ本体の同じ主面上の最も近い隣りの
導電領域へと流れる傾向がある。電流がバリスタ本体内
部を厚さ方向に流れる毎に電圧降下が生じる。バリスタ
素子の全電圧定格は実質的に素子を厚さ方向に流れる電
流によって生じる個々の電圧降下の和に等しい。この電
圧降下の数、従って素子の全電圧定格は、素子の両生面
に別の導電層を付加することによって増大することがで
きる。
本発明の詳細な説明を添付図面を参照して行なう。
好適実施例の説明 以下、本発明を実施するのに最良と考えられる態様につ
いて説明する。以下の説明は、単に本発明の一般的な原
理を説明するためのものであり、これに限定されるもの
ではない。本発明の範囲は特許請求の範囲に記載の通り
である。
第1図を参照すると、バリスタ10が示されており、こ
のバリスタ10は第1の主面14およびその反対側の第
2の主面16を備えたバリスタ本体部分12を有する。
バリスタ本体12は酸化亜鉛のような酸化金属および複
数の子め選択された添加物から本質的に構成された焼結
体であることが好ましい。バリスタ本体12を製造する
方法は本技術分野に専門知識を有する者にとって周知で
あるので、ここではあまり説明しない。一般に、−例と
して、バリスタ本体を製造するには、主要構成成分を混
合し、スプレードライし、圧縮成形してコンパクトなグ
リーン(未焼結)ベレットを形成し、次いでこのペレッ
トを高温で焼結する。
これにより所望のバリスタ特性を青するバリスタ本体が
形成される。
更に、バリスタ10は第1および第2の電極18および
20を有する。これらの電極はバリスタ本体12の第1
の主面14に設けられている。電極18および20は例
えばシルクスクリーニング等によりバリスタ本体12の
第1の主面14に銀ペーストを適用し、バリスタ本体1
2に電気的接触を行なわせるために800℃のような比
較的高い温度で焼成することにより形成できる。電極1
8および20には導電性リード線(図示せず)を典型的
には半田付けによって取り付けてもよい。
第1図に示すように構成されているバリスタ索子10は
電極18および20の間の距離に正比例する電圧定格特
性を有する。厚さTが1.5mmであり、直径が20m
mであり、電極18および20の幅が約1.75mmで
長さが6.0順であるバリスタ10を利用して実験した
測定値を次に示す。
電圧は1ミリアンペア(mA)の標準電流に対して電極
18および20間で測定した。定格電圧は、電極18お
よび20の間の距離を1.5報とした場合、約55ボル
トであった。電極18および20の間の距離を約3.0
順とした場合には、定格電圧は約113ボルトであった
。電極18および20の間の距離を約4.5mmとした
場合には、定格電圧は約167ボルトであった。これら
の測定された定格電圧は後で示す表Aにまとめて記載し
である。
第2図は本発明の好適実施例によるバリスタ110を示
している。バリスタ本体112はその第1の主面114
に取り付けられている第1および第2の電極118およ
び120を有する。バリスタ本体112の形成および電
極118および120の形成は第1図について前述した
ように行なうことができる。
本発明によると、バリスタ110はバリスタ本体112
の第2の主面116に設けられている導電材料から成る
層または領域124を有する。この導電層124は第1
および第2の電極118および120の材料と同じ材料
で形成することができ、電極118および120と同様
にバリスタ本体112の第2の主面116に適用するこ
とができる。しかしながら、電極118および120と
異なり、導電層124には導電性リード線は取り付けら
れず、この導電層124は「無バイアス」導電領域と称
することができる。
導電領域124が存在する場合、電極118および12
0間で測定される電圧定格は、これらの電極の間の距離
をバリスタ本体112の厚さTよりも大きくすると前述
のものよりも小さくなることが判明した。前述のバリス
タ10と寸法が同じバリスタ110を利用して実験した
測定値は次の通りである。この場合、バリスタ110は
本発明に従って第2の主面116に沿って導電層124
ををする。電極118および120を1.5mmの距離
だけ離間させた場合、定格電圧は56ボルトであった。
これは第1図のバリスタ10において同じ電極間の距離
で測定された値とほぼ同じ値である。しかしながら、3
.0mmの電極間距離の場合にはバリスタ110の測定
された定格電圧は78ボルトであって、同じ電極間距離
を有するバリスタ10の場合の約半分であった。同様に
、バリスタ110の電極間距離が4.5mmの場合、測
定した定格電圧は約80ボルトであった。これらのfi
l定値は下記の表Aにまとめて示す(表中の■はボルト
を表わす)。
表A 表Aに示すように、(導電層124のない)バリスタ1
0の場合には、電圧は電極18および20間の表面の距
離に正比例して増大する。導電層124が存在するバリ
スタ110の場合には、電極118および120間の電
圧は電極間の距離がバリスタ本体112の厚さの約2倍
になると約78−80ボルトのレベルに保たれて、電極
間の距離に無関係になっている。このほぼ定レベルの7
8−80ボルトの電圧は4電層124に対して電極11
8または120のいずれかをバイアスした場合に得られ
る電圧の2倍にほぼ等しい。この事実は、バリスタ11
0において電極間の距離がバリスタ本体112の厚さの
約2倍以上である場合に、電流が表面に沿って流れるよ
りもむしろバリスタ本体内部を通って流れる傾向にある
ということを示している。
第2図のバリスタ110のバリスタ特性の正確な性質は
まだ完全に理解されていないが、この素子を通る電流は
「最も少ない抵抗」の経路を通って流れる傾向があると
理論化することができる。
換言すると、1つの導体に最も近い隣りの導体がバリス
タ本体の同じ主面上にあるかまたは反対側の主面上にあ
るかに関わらず、電流は該1つの導体から最も近い隣り
の導体に流れる傾向があると云える。従って、バリスタ
本体112の厚さTが電極118および120間の距離
よりも小さい場合、電流は電極118および120間で
直接流れるよりもむしろ電極118および120から比
較的近い導電層124に流れる傾向がある。
従って、このような素子の定格電圧は、電流が第1の主
面114の第1の電極118からバリスタ本体112の
内部を通って第2の主面116上の対向する導電層12
4に流れ、次いで再びバリスタ本体112の内部を通っ
て第2の電極120に流れるというほぼU字状の電流路
に沿って決定される。
第1の電極118からバリスタ本体の内部を通って、導
電層124に至る電流路において、第1の電圧降下V1
が生じる。同様に、導電層124からバリスタ本体の内
部を通って第2の電極120に至る電流路において第2
の電圧降下■2が生じる。ところで、導電層124に沿
って流れる電流によって実質的な電圧降下は生じない。
従って、電極118および120の間の距離が電極11
8および導電層124の間の距離および電極120およ
び導電層124の間の距離の和にほぼ等しいかまたはそ
れより大きい場合、電極118および120の間で測定
される全電圧vtは次式によって表わすことができる。
■、舞V、+V2 更に、バリスタ110の定格電圧は上記のようにバリス
タ本体112の厚さTを通る電流の経路に優先的に依存
するので、電極118および120の間の距離が変化し
たとしても(電極間の距離がTよりも大きい場合)、電
、W118および120の間の全電圧V、は実質的に変
化しない。以上の理論的説明は電極間の距離がバリスタ
本体112の厚さTの2倍以上である場合の上述した表
Aに示した定格電圧の測定値と比較的一致する。
第3図は本発明の別の実施例によるバリスタ210を示
している。バリスタ本体212はその第1の主面214
に取り付けられている第1および第2の電極218およ
び220を有する。本体212の形成および電極218
および220の形成は第1図において前述したように行
なうことができる。
更に、バリスタ210は導電層224を有している。こ
の導電層224は電極218および220の間の位置に
バリスタ本体214の第1の主面214上に設けられて
いる。また、バリスタ210は導電層222および22
6を有し、これらの導電層222および226はバリス
タ本体212の第2の主面216に設けられている。主
面214および216に平行な平面から見た場合に導電
層224の一部が導電層222および226の両者の一
部に市なり合って見えるように、導電層222.224
および226は第3図に示すように順次オーバーラツプ
するように配置するのが有利である。
第3図の素子を流れる電流は第2図の場合のように「最
も少ない抵抗」の経路を流れる傾向があり、最も近い隣
り合う導体に流れる傾向があると考えられる。バリスタ
本体212の厚さTが導電層224と電極218および
220との間の距離の約半分以下である場合、このよう
な素子を通る電流は次の経路に沿って流れる傾向がある
。すなわち、1)第1の電極218からバリスタ本体2
12の内部を厚さ方向に通って対向する導電層222へ
、2)次いで導電層222からバリスタ本体の内部を通
って導電層224へ、3)次いで導電層224からバリ
スタ本体の内部を通って導電層226へ、そして4)導
電層226からバリスタ本体の内部を通って電極220
へ流れる。
第2図で説明したバリスタ110のように、第3図のバ
リスタ210を通る電流によりバリスタ本体212の厚
さTを通る各電流通路ごとに電圧降下が発生する。これ
らの電圧降下は、1)電極218から導電層224へ、
2)導電層222から導電層224へ、3)導電層22
4から導電層226へ、および4)導電層226から電
極220へ流れる電流により生じるそれぞれの電圧降下
Vl 、V2 、V3およびV4として表わされる。
°導電層222.224および226に沿って流れる電
流による電圧降下は実質的に発生しない。
従って、バリスタの全電圧は次式によって表わされる。
V> −V+ 十v、、+v3 +Va従って、本発明
によるバリスタの全電圧定格V、は、任意の導電領域と
バリスタ本体の同じ主面上の最も近い隣りの導電領域と
の間の距離が該任意の導電領域とバリスタ本体の反対側
の主面上の最も近い導電領域との間の距離よりも大きく
なるように、バリスタ本体の両生面上に導電材料からな
る別の領域を単に追加することによって、バリスタ本体
の厚さTを増大することなく、多数の相異なるレベルの
内の任意の1つのレベルに増大することができる。一般
的に、同じ主面上の電極の間の距離をバリスタ本体の厚
さの2倍以上にしたバリスタの場合、このような素子の
全定格電圧V(は次の式で表わされる。
この式においてT。はn番目の電流路における対向する
導電領域間の厚さすなわち距離であり、(Vn /mm
n )はn番目の電流路におけるバリスタ本体の厚さに
沿った電圧勾配である。
第4図は本発明の別の実施例によるバリスタ310を示
している。バリスタ本体312はその第1の主面314
に設けられている第1および第2の電極318および3
20を有する。更に、バリスタ310はバリスタ本体3
12の第2の主面316に設けられている導電層324
を有する。従って、バリスタ310の導電層324およ
び電極318および320の相対的位置関係は第2図に
示すバリスタ110に非常に類似している。
しかしながら、第4図のバリスタ310においては、バ
リスタ本体312の表面上の導電素子318.320お
よび324の相互間の領域は絶縁またはパッシベーショ
ン材料330によって覆われている。この絶縁材料は例
えばガラスまたは誘電体ポ・リマーで形成される。また
、米国特許第3゜857.174号に記載されているよ
うなパッシベーション材料をこのために利用してもよい
。絶縁またはパッシベーション材料330は漂遊電流が
バリスタ310の動作に影響することを防止し、更にバ
リスタ310を比較的「汚れた」雰囲気内で利用できる
ようにする。即ち、絶縁またはパッシベーション材料3
30を設けることによって、バリスタ310をフラック
スなしに半田付けすることができ、電極318および3
20の間のバリスタ本体312の能動主表面314に干
渉する移動性イオンをなくすことができる。これにより
、パッシベーションまたは絶縁材料330は素子の安定
性を改良し、かつ漏洩電流を低、減するように作用し、
従って素子の性能を実質的に改良する。
第5図は本発明の別の実施例によるバリスタ410を示
している。バリスタ410は、第4図に示すバリスタ3
10の構造と同様に、第1の主面414に設けられてい
る第1および第2の電極418および4201およびバ
リスタ本体412の第2の主面416に設けられている
導電層424を有している。導電素子418.420お
よび424の相互間のバリスタ本体412の表面は第4
図の素子の場合と同様に絶縁またはパッシベーション材
料430によって覆われている。しかしながら、第5図
のバリスタ410においては、メタライズ層440.4
42がバリスタ410の各縁部に設けられている。メタ
ライズ層440および442は、好ましくは銀で形成さ
れ、電極418および420にそれぞれ電気的に接触し
、バリスタ410の縁部に沿ってこれらの電極から第2
の主面416に近い領域まで延在する。短絡を防止する
ために、メタライズ層440および442は絶縁または
パッシベーション材料430によってバリスタ本体41
2および導電層424の両者から絶縁されている。
バリスタ410は印刷回路基板状に配置されるような用
途に特に良く適している。このような用途においては、
電極の表面が典型的には印刷回路基板の導体上に直接配
置される。半田ペーストが各電極表面とそれぞれの導体
との間に設けられ、全組立体を加熱して、半田を溶融し
、電極と印刷回路基板の導体との間を電気的に接続する
この半田付けされた接続部の品質は加熱処理後において
半田フィレットの可視検査によって主として判定される
。バリスタ410の縁部に沿ってメタライズ層440お
よび442を設けることによって半田フィレツトの観察
が容易になる。メタライズ層440および442がない
場合には、半田フィレットは実質的にバリスタ本体41
2の下側に位置し、従って観察を容易に行なうことがで
きない。また、メタライズ層を設けることによってバリ
スタ素子の性能が改良されることも実験により見いださ
れた。
第7図は、第5図のバリスタ410と同様に、バリスタ
本体612の第1および第2の主面614および616
に配設された第1および第2の電極618および620
ならびに導電層624を有するバリスタ610を示して
いる。しかしながら、第7図のバリスタ610において
は、導電領域618.620および624の表面が絶縁
誘電体材料650で覆われている。この絶縁材料650
は例えばガラスまたはポリマーで形成される。
第6図は本発明の更に別の実施例によるバリスタ510
を示している。バリスタ510は第1の主面514に取
り付けられている′:jX1および第2の電極518お
よび520を有する。更に、バリスタ510は導電層5
22.524および526を有し、これらの導電層は第
3図に示す素子に類似する構造でバリスタ本体512の
第1および第2の主面に設けられている。また、バリス
タ510はメタライズ層540および542を有し、こ
れらのメタライズ層は第5図に示すものと同じように設
けられ、第5図のバリスタ410について前述したのと
同じ利点を有する。
第8図は別の実施例によるバリスタ710を示している
。このバリスタ710は、第6図に示すバリスタ510
と同じように、バリスタ本体712の第1および第2の
主面714および716に設けられている第1および第
2の電極718および720ならびに導電領域722.
724および726を有する。しかしながら、第8図の
バリスタ710は、電極718および720ならびに導
電領域722.724および726の表面が絶縁誘電体
材料750によって覆われている。
以上の説明から、本発明が種々の特定の形態で実施でき
ることが理解されよう。従って、前述の実施例は全て本
発明の幾つかの態様を示したものに過ぎず、本発明はこ
れに限定されない。本発明の範囲は特許請求の範囲の記
載によって規定されるものであり、特許請求の範囲の意
味および均等の範囲内の全ての変形を含むものである。
【図面の簡単な説明】
第1図は表面実装型バリスタの断面図である。 第2図は導体材料からなる層をバリスタ電1に対向して
バリスタ本体の主面上に設けた本発明の一実施例による
表面実装型バリスタ断面図である。 第3図は導電材料からなる複数の層をバリスタ本体の両
生面上に順次オーバーラツプするように設けた本発明の
別の実施例の断面図である。 第4図は絶縁材料でバリスタ本体の非導電性表面領域を
被覆した本発明の別の実施例の断面図である。 第5図はメタライズ層をバリスタの縁部に沿って設けた
本発明の別の実施例の断面図である。 第6図はバリスタ本体の両生面上に順次オーバーラツプ
するように設けた導電材料からなる複数の層を有するバ
リスタの縁部に沿ってメタライズ層を設けた本発明の別
の実施例の断面図である。 第7図は絶縁材料を導電性表面上に設けた本発明の別の
実施例の断面図である。 第8図は絶縁材料を導電性表面上に設けた木発明の別の
実施例の断面図である。 [主な符号の説明] 10・・・バリスタ、12・・・バリスタ本体、14・
・・第1の主面、16・・・第2の主面、18・・・第
1の電極、20・・・第2の電極、124・・・導電層

Claims (4)

    【特許請求の範囲】
  1. 1.第1の主面及びその反対側の第2の主面を備えたバ
    リスタ本体と、 前記第1の主面上に間隔をおいて配置されている複数の
    導電領域と、 前記第2の主面上に間隔をおいて配置されている複数の
    導電領域とを有し、 前記複数の導電領域は、その内の任意の1つの導電領域
    と前記バリスタ本体の同じ主面上の最も近い隣りの導電
    領域との間の距離が該任意の1つの導電領域と前記バリ
    スタ本体の反対側の主面上の最も近い導電領域との間の
    距離よりも大きくなるように配置されており、 電流が前記導電領域のいずれか1つから前記バリスタ本
    体の内部を通って前記バリスタ本体の反対側の主面上の
    前記導電領域の1つに流れる傾向を有するバリスタ。
  2. 2.第1の主面および反対側の第2の主面を備えたバリ
    スタ本体と、 前記バリスタ本体の第1の主面上に形成された第1およ
    び第2の互に離間した電極と、 前記バリスタ本体の第2の主面上に形成された導電材料
    からなる導電層とを有し、 前記第1および第2の電極の間の距離を前記第1の主面
    と前記第2の主面との間の距離よりも大きくしたバリス
    タ。
  3. 3.第1の主面および反対側の第2の主面を備えたバリ
    スタ本体と、 前記バリスタ本体の第1の主面上に形成された第1およ
    び第2の互に離間した電極と、 前記バリスタ本体の第2の主面上に形成された導電材料
    からなる導電層とを有し、 前記第1および第2の電極の間の最短距離が、前記第1
    の電極と前記導電層との間の最短距離よりも大きく、か
    つ前記第2の電極と前記導電層との間の最短距離よりも
    大きくなっており、 電流が前記第1の電極と前記導電層との間および前記第
    2の電極と前記導電層との間を流れる傾向を有するバリ
    スタ。
  4. 4.対向する主面を備えたバリスタ本体と、前記主面の
    各々の上に間隔をおいて形成されてた複数の導電領域と
    を有し、 前記導電領域の各々は、該導電領域が前記バリスタ本体
    の同じ主面上にある他のどの導電領域よりも反対側の他
    の主面上の少なくとも1つの導電領域に対して一層近く
    なるように配置されているバリスタ。
JP62239141A 1986-09-26 1987-09-25 電圧増大可能なバリスタ Granted JPS63107106A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US911931 1986-09-26
US06/911,931 US4785276A (en) 1986-09-26 1986-09-26 Voltage multiplier varistor

Publications (2)

Publication Number Publication Date
JPS63107106A true JPS63107106A (ja) 1988-05-12
JPH0345522B2 JPH0345522B2 (ja) 1991-07-11

Family

ID=25431120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62239141A Granted JPS63107106A (ja) 1986-09-26 1987-09-25 電圧増大可能なバリスタ

Country Status (3)

Country Link
US (1) US4785276A (ja)
JP (1) JPS63107106A (ja)
DE (1) DE3731967A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663300B2 (ja) * 1989-07-07 1997-10-15 株式会社村田製作所 ノイズフイルタ
US5258738A (en) * 1991-04-16 1993-11-02 U.S. Philips Corporation SMD-resistor
US5565838A (en) * 1992-05-28 1996-10-15 Avx Corporation Varistors with sputtered terminations
US5594613A (en) * 1992-10-09 1997-01-14 Cooper Industries, Inc. Surge arrester having controlled multiple current paths
EP0603565B1 (en) * 1992-11-24 1999-05-12 TDK Corporation Chip varistor and its production method
DE4421102A1 (de) * 1994-06-16 1996-01-25 Siemens Matsushita Components Elektrisches Bauelement
US5721664A (en) * 1996-12-16 1998-02-24 Raychem Corporation Surge arrester
DE102005017527A1 (de) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement
CN103956566B (zh) * 2014-05-14 2016-04-27 武汉虹信通信技术有限责任公司 一种适用于td-lte天线的小型化宽频辐射单元
KR20200037511A (ko) * 2018-10-01 2020-04-09 삼성전기주식회사 바리스터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237782U (ja) * 1975-07-01 1977-03-17
JPS5282750U (ja) * 1975-12-15 1977-06-20

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6901659A (ja) * 1969-02-01 1970-08-04
US3768058A (en) * 1971-07-22 1973-10-23 Gen Electric Metal oxide varistor with laterally spaced electrodes
DE2528090C2 (de) * 1974-07-01 1985-06-05 General Electric Co., Schenectady, N.Y. Mehrphasen-Stoßspannungsunterdrücker
CA1011859A (en) * 1974-10-29 1977-06-07 Lionel M. Levinson Method of operation of photoconductive varistor
US4212045A (en) * 1978-12-22 1980-07-08 General Electric Company Multi-terminal varistor configuration
GB2052856B (en) * 1979-06-18 1983-08-10 Gen Electric Coating protecting varistor during manufacture
US4431983A (en) * 1980-08-29 1984-02-14 Sprague Electric Company PTCR Package
DE3148778A1 (de) * 1981-05-21 1982-12-09 Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut Bauelemente in chip-bauweise und verfahren zu dessen herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237782U (ja) * 1975-07-01 1977-03-17
JPS5282750U (ja) * 1975-12-15 1977-06-20

Also Published As

Publication number Publication date
JPH0345522B2 (ja) 1991-07-11
DE3731967A1 (de) 1988-04-07
US4785276A (en) 1988-11-15

Similar Documents

Publication Publication Date Title
US4706060A (en) Surface mount varistor
US11735340B2 (en) Cascade varistor having improved energy handling capabilities
US3768058A (en) Metal oxide varistor with laterally spaced electrodes
US7710233B2 (en) Electric multilayer component
US7660100B2 (en) Through-type multilayer capacitor array
US4301439A (en) Film type resistor and method of producing same
JPS63107106A (ja) 電圧増大可能なバリスタ
US4276578A (en) Arrester with graded capacitance varistors
US4660017A (en) Chip-type varistor
US3256499A (en) Resistance-capacitance network unit
JPS589566B2 (ja) タソウカトデンアツヨクアツソウチ
US4503418A (en) Thick film resistor
US7952852B2 (en) Through-type multilayer capacitor array
JP2000299709A5 (ja)
JP2000299709A (ja) Rcフィルタ付き零−ifコンバータ
US6328176B1 (en) Multifunctional protective component
JPS60154482A (ja) コネクタ組立部品
JP2525864B2 (ja) サ―ジ吸収装置
JPH0121527Y2 (ja)
US6487064B1 (en) Bypass circuit with buried isolated electrode
JPH0426762B2 (ja)
GB1025731A (en) Improvements in composite electrical circuit units
JPH04315402A (ja) チップバリスタ
JPH0138884Y2 (ja)
JPS5824402Y2 (ja) サ−ジ吸収装置