JPH0345522B2 - - Google Patents

Info

Publication number
JPH0345522B2
JPH0345522B2 JP62239141A JP23914187A JPH0345522B2 JP H0345522 B2 JPH0345522 B2 JP H0345522B2 JP 62239141 A JP62239141 A JP 62239141A JP 23914187 A JP23914187 A JP 23914187A JP H0345522 B2 JPH0345522 B2 JP H0345522B2
Authority
JP
Japan
Prior art keywords
varistor
electrodes
conductive
varistor body
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62239141A
Other languages
English (en)
Other versions
JPS63107106A (ja
Inventor
Edowaado Mei Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS63107106A publication Critical patent/JPS63107106A/ja
Publication of JPH0345522B2 publication Critical patent/JPH0345522B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】
発明の背景 [発明の分野] 本発明は、一般にバリスタに関し、詳しくは、
バリスタ本体の厚さを変えることなく電圧定格特
性を変更することができるバリスタに関する。 [関連技術の説明] バリスタ、特に金属酸化物バリスタは、非線形
抵抗特性を有する阻止として広く受け入れられて
いる。このような電圧依存性抵抗の電気的特性は
次式によつて表わされる。 I=(V/C)n ここにおいて、Vはバリスタの両端間の電圧で
あり、Iはバリスタを流れる電流であり、Cは所
定の電流における電圧に対応する定数であり、指
数nは1より大きい数値である。nの値は次式に
よつて計算される。 n=log10(I2/I1)/log10(V2/V1) ここにおいて、V1およびV2はそれぞれ電流I1
およびI2ににおける電圧である。Cの所望の値は
バリスタが使用される用途に依存する。nの値は
可能な限り大きいほうが通常好ましい。これはバ
リスタがオーミツク特性から離れる程度をこの指
数が決定しているからである。 金属酸化物バリスタの動作特性および動作方法
を解明するためにかなりの努力がはらわれたが、
この素子はそれにも関わらず完全に解明されてい
ない。このため、バリスタの動作についての多く
の重要な改良が多少発見に基づいて行なわれ、そ
の改良または機構または達成の理由は常に完全に
は知られてはいない。 しかしながら、バリスタの電気的特性はバリス
タ本体の物理的寸法によつて主に決定されている
ことが知られている。バリスタのエネルギー定格
はバリスタ本体の体積によつて決定され、バリス
タの電圧定格はバリスタ本体の厚さまたはそれを
通る電流路の長さによつて決定され、バリスタの
電流性能は電流の流れの方向に直角に測定したバ
リスタ本体の面積によつて決定される。 バリスタ本体自身は本質的に多結晶材料から構
成されている。多結晶バリスタ本体内の各結晶粒
界は本質的にダイオードと同様に作用する。従つ
て、このようなバリスタの電圧定格はバリスタ本
体の表面上に位置する電極間の粒界の数を変える
ことによつて制御することができる。このような
バリスタの電圧定格は典型的にはバリスタ本体を
厚く形成することによつて増大される。これは結
晶の数が増大し、その結果バリスタ本体の表面上
の電極間の結晶粒界の数が増大するからである。 しかしながら、バリスタの電圧定格を増大する
この方法はいくつかの欠点を有している。単にバ
リスタ素子の電圧定格を増大するためにバリスタ
本体の厚さを増大することは、バリスタ本体の材
料を効率よく利用していない。更に、バリスタ本
体の厚さを増大することは電極間の直列抵抗を増
大する傾向にあり、これはある用途においては好
ましくない特性である。その上、バリスタが表面
実装型(即ち、バリスタの入力および出力端子が
バリスタの同じ面上に取り付けられているもの)
である用途においては、一般にバリスタは平坦で
あることが好ましい。即ち、表面実装型バリスタ
は印刷回路基板などの上の所定の位置に載置され
るように設計されることが好ましく、一度載置さ
れると、所定の位置に留まり、転倒しないように
なつている。バリスタ素子の垂直方向の厚さがあ
まり大きいと、バリスタは回路基板上の安定位置
に維持することができず、倒れやすくなる。 入力および出力の両端子がバリスタ本体の同じ
主面上に設けられているバリスタを一般に「表面
実装型」バリスタと称する。このような表面実装
型バリスタの電圧定格は主にバリスタ素子のバル
ク特性(即ち、バリスタ本体の厚さ方向に流れる
電流に主に依存する特性)よりもむしろバリスタ
素子の表面特性(即ち、バリスタ素子の表面に沿
つて流れる電流に主に依存する特性)によつて決
まる。このような表面実装型バリスタの電圧定格
はバリスタ本体の厚さを増大することなく増大す
ることができる。これは、典型的には単にバリス
タの同じ主面上の電極間の距離を増大することに
よつて達成される。 しかしながら、表面実装型バリスタに関連し
て、用途によつてはこのようなバリスタの使用を
制限する欠点がある。このような1つの欠点は表
面実装型バリスタが一般に比較的大きなエネルギ
ーを吸収することができないということである。
また、表面実装型バリスタはいくつかの好ましく
ない表面の影響を受け易いことである。例えば、
バリスタ表面の水分、湿気または指数が素子の動
作に悪影響を与えることが知られている。これら
の悪影響は一般にバルク型バリスタ素子では経験
されないことである。 従つて、本発明の目的は、バリスタ本体の厚さ
を変えることなく定格電圧を変えられるバリスタ
を提供することにある。 本発明の別の目的は、定格電圧が主に素子の表
面特性に依存しない表面実装型バリスタを提供す
ることにある。 本発明の他の目的は、バリスタ本体の材料を更
に効率よく利用したバリスタを提供することにあ
る。 発明の概要 本発明によれば、これら目的およびその他の目
的を達成するため、第1の主面およびその反対側
の第2の主面を備えたバリスタ本体を用意し、各
主面上に1つ以上の導電領域を設ける。これらの
導電領域は、任意の導電領域とバリスタ本体の同
じ主面上の最も近い隣りの導電領域との間の距離
が該任意の導電領域とバリスタ本体の反対側の主
面上の最も近い導電領域との間の距離よりも大き
くなるように配置される。従つて、バリスタ素子
を流れる電流は、バリスタ素子の表面に沿つて流
れるよりも両主面上の導電領域間でバリスタ本体
内部をその厚さ方向に通つてバリスタ本体の同じ
主面上の最も近い隣りの導電領域へと流れる傾向
がある。電流がバリスタ本体内部を厚さ方向に流
れる毎に電圧降下が生じる。バリスタ素子の全電
圧定格は実質的に素子を厚さ方向に流れる電流に
よつて生じる個々の電圧降下の和に等しい。この
電圧降下の数、従つて素子の全電圧定格は、素子
の両主面に別の導電層を付加することによつて増
大することができる。 本発明の詳しい説明を添付図面を参照して行な
う。 好適実施例の説明 以下、本発明を実施するのに最良と考えられる
態様について説明する。以下の説明は、単に本発
明の一般的な原理を説明するためのものであり、
これに限定されるものではない。本発明の範囲は
特許請求の範囲に記載の通りである。 第1図を参照すると、バリスタ10が示されて
おり、このバリスタ10は第1の主面14および
その反対側の第2の主面16を備えたバリスタ本
体部分12を有する。バリスタ本体12は酸化亜
鉛のような酸化金属および複数の予め選択された
添加物から本質的に構成された焼結体であること
が好ましい。バリスタ本体12を製造する方法は
本技術分野に専門知識を有する者にとつて周知で
あるので、ここではあまり説明しない。一般に、
一例として、バリスタ本体を製造するには、主要
構成成分を混合し、スプレードライし、圧縮成形
してコンパクトなグリーン(未焼結)ペレツトを
形成し、次いでこのペレツトを高温で焼結する。
これにより所望のバリスタ特性を有するバリスタ
本体が形成される。 更に、バリスタ10は第1および第2の電極1
8および20を有する。これらの電極はバリスタ
本体12の第1の主面14に設けられている。電
極18および20は例えばシルクスクリーニング
等によりバリスタ本体12の第1の主面14に銀
ペーストを適用し、バリスタ本体12に電気的接
触を行なわせるために800℃のような比較的高い
温度で焼成することにより形成できる。電極18
および20には導電性リード線(図示せず)を典
型的に半田付けによつて取り付けてもよい。 第1図に示すように構成されているバリスタ素
子10は電極18および20の間の距離に正比例
する電圧定格特性を有する。厚さTが1.5mmであ
り、直径が20mmであり、電極18および20の幅
が約1.75mmで長さが6.0mmであるバリスタ10を
利用して実験した測定値を次に示す。電圧は1ミ
リアンペア(mA)の標準電流に対して電極18
および20間で測定した。定格電圧は、電極18
および20の間の距離を1.5mmとした場合、約55
ボルトであつた。電極18および20の間の距離
を約3.0mmとした場合には、定格電圧は約113ボル
トであつた。電極18および20の間の距離を約
4.5mmとした場合には、定格電圧は約167ボルトで
あつた。これらの測定された定格電圧は後で示す
表Aにまとめて記載してある。 第2図は本発明の好適実施例によるバリスタ1
10を示している。バリスタ本体112はその第
1の主面114に取り付けられている第1および
第2の電極118および120を有する。バリス
タ本体112の形成および電極118および12
0の形成は第1図について前述したように行なう
ことができる。 本発明によると、バリスタ110はバリスタ本
体112の第2の主面116に設けられている導
電材料から成る層または領域124を有する。こ
の導電層124は第1および第2の電極118お
よび120の材料と同じ材料で形成することがで
き、電極118および120と同様にバリスタ本
体112の第2の主面116に適用することがで
きる。しかしながら、電極118および120と
異なり、導電層124には導電性リード線は取り
付けられず、この導電層124は「無バイアス」
導電領域と称することができる。 導電領域124が存在する場合、電極118お
よび120間で測定される電圧定格は、これらの
電極の間の距離をバリスタ本体112の厚さTよ
りも大きくすると前述のものよりも小さくなるこ
とが判明した。前述のバリスタ10と寸法が同じ
バリスタ110を利用して実験した測定値は次の
通りである。この場合、バリスタ110は本発明
に従つて第2の主面116に沿つて導電層124
を有する。電極118および120を1.5mmの距
離だけ離間させた場合、定格電圧は56ボルトであ
つた。これは第1図のバリスタ10において同じ
電極間の距離で測定された値とほぼ同じ値であ
る。しかしながら、3.0mmの電極間距離の場合に
はバリスタ110の測定された定格電圧は78ボル
トであつて、同じ電極間距離を有するバリスタ1
0の場合の約半分であつた。同様に、バリスタ1
10の電極間距離が4.5mmの場合、測定した定格
電圧は約80ボルトであつた。これらの測定値は下
記の表Aにまとめて示す(表中のVはボルトを表
わす)。
【表】 表Aに示すように、(導電層124のない)バ
リスタ10の場合には、電圧は電極18および2
0間の表面の距離に正比例して増大する。導電層
124が存在するバリスタ110の場合には、電
極118および120間の電圧は電極間の距離が
バリスタ本体112の厚さの約2倍になると約78
−80ボルトのレベルに保たれて、電極間の距離に
無関係になつている。このほぼ定レベルの78−80
ボルトの電圧は導電層124に対して電極118
または120のいずれかをバイアスした場合に得
られる電圧の2倍にほぼ等しい。この事実は、バ
リスタ10において電極間の距離がバリスタ本体
112の厚さの約2倍以上である場合に、電流が
表面に沿つて流れるよりもむしろバリスタ本体内
部を通つて流れる傾向にあるということを示して
いる。 第2図のバリスタ110のバリスタ特性の正確
な性質はまだ完全に理解されていないが、この素
子を通る電流は「最も少ない抵抗」の経路を通つ
て流れる傾向があると理論化することができる。
換言すると、1つの導体に最も近い隣りの導体が
バリスタ本体の同じ主面上にあるかまたは反対側
の主面上にあるかに関わらず、電流は該1つの導
体から最も近い隣りの導体に流れる傾向があると
云える。従つて、バリスタ本体112の厚さTが
電極118および120間の距離よりも小さい場
合、電流は電極118および120間で直接流れ
るよりもむしろ電極118および120から比較
的近い導電層124に流れる傾向がある。 従つて、このような素子の定格電圧は、電流が
第1の主面114の第1の電極118からバリス
タ本体112の内部を通つて第2の主面116上
の対向する導電層124に流れ、次いで再びバリ
スタ本体112の内部を通つて第2の電極120
に流れるというほぼU字状の電極路に沿つて決定
される。 第1の電極118からバリスタ本体の内部を通
つて、導電層124に至る電流路において、第1
の電圧降下V1が生じる。同様に、導電層124
からバリスタ本体の内部を通つて第2の電極12
0に至る電流路において第2の電圧降下V2が生
じる。ところで、導電層124に沿つて流れる電
流によつて実質的な電圧降下は生じない。従つ
て、電極118および120の間の距離が電極1
18および導電層124の間の距離および電極1
20および導電層124の間の距離の和にほぼ等
しいかまたはそれより大きい場合、電極118お
よび120の間で測定される全電圧Vtは次式に
よつて表わすことができる。 Vt=V1+V2 更に、バリスタ110の定格電圧は上記のよう
にバリスタ本体112の厚さTを通る電流の経路
に優先的に依存するので、電極118および12
0の間の距離が変化したとしても(電極間の距離
がTよりも大きい場合)、電極118および12
0の間の全電圧Vtは実質的に変化しない。以上
の理論的説明は電極間の距離がバリスタ本体11
2の厚さTの2倍以上である場合の上述した表A
に示した定格電圧の測定値と比較的一致する。 第3図は本発明の別の実施例によるバリスタ2
10を示している。バリスタ本体212はその第
1の主面214に取り付けられている第1および
第2の電極218および220を有する。本体2
12の形成および電極218および220の形成
は第1図において前述したように行なうことがで
きる。 更に、バリスタ210は導電層224を有して
いる。この導電層224は電極218および22
0の間の位置にバリスタ本体214の第1の主面
214上に設けられている。また、バリスタ21
0は導電層222および226を有し、これらの
導電層222および226はバリスタ本体212
の第2の主面216に設けられている。主面21
4および216に平行な平面から見た場合に導電
層224の一部が導電層222および226の両
者の一部に重なり合つて見えるように、導電層2
22,224および226は第3図に示すように
順次オーバーラツプするように配置するのが有利
である。 第3図の素子を流れる電流は第2図の場合のよ
うに「最も少ない抵抗」の経路を流れる傾向があ
り、最も近い隣り合う導体に流れる傾向があると
考えられる。バリスタ本体212の厚さTが導電
層224と電極218および220との間の距離
の約半分以下である場合、このような素子を通る
電流は次の経路に沿つて流れる傾向がある。すな
わち、(1)第1の電極218からバリスタ本体21
2の内部を厚さ方向に通つて対向する導電層22
へ、(2)次いで導電層222からバリスタ本体の内
部を通つて導電層224へ、(3)次いで導電層22
4からバリスタ本体の内部を通つて導電層226
へ、そして(4)導電層226からバリスタ本体の内
部を通つて電極220へ流れる。 第2図で説明したバリスタ110のように、第
3図のバリスタ210を通る電流によりバリスタ
本体212の厚さTを通る各電流通路ごとに電圧
降下が発生する。これらの電圧降下は、(1)電極2
18から導電層224へ、(2)導電層222から導
電層224へ、(3)導電層224から導電層226
へ、および(4)導電層226から電極220へ流れ
る電流により生じるそれぞれの電圧降下V1,V2
V3およびV4として表わされる。 導電層222,224および226に沿つて流
れる電流による電圧降下は実質的に発生しない。
従つて、バリスタの全電圧は次式によつて表わさ
れる。 Vt=V1+V2+V3+V4 従つて、本発明によるバリスタの全電圧定格
Vtは、任意の導電領域とバリスタ本体の同じ主
面上の最も近い隣りの導電領域との間の距離が該
任意の導電領域とバリスタ本体の反対側の主面上
の最も近い導電領域との間の距離よりも大きくな
るように、バリスタ本体の両主面上に導電材料か
らなる別の領域を単に追加することによつて、バ
リスタ本体の厚さTを増大することなく、多数の
相違なるレベルの内の任意の1つのレベルに増大
することができる。一般的に、同じ主面上の電極
の間の距離をバリスタ本体の厚さの2倍以上にし
たバリスタの場合、このような素子の全定格電圧
Vtは次の式で表わされる。 Vt=(V1/mm1)T1+(V2/mm2)T2+…+(Vo/mmo
) To この式においてToはn番目の電流路における
対向する導電領域間の厚さすなわち距離であり、
(Vo/mmo)はn番目の電流路におけるバリスタ
本体の厚さに沿つた電圧勾配である。 第4図は本発明の別の実施例によるバリスタ3
10を示している。バリスタ本体312はその第
1の主面314に設けられている第1および第2
の電極318および320を有する。更に、バリ
スタ310はバリスタ本体312の第2の主面3
16に設けられている導電層324を有する。従
つて、バリスタ310の導電層324および電極
318および320の相対的位置関係は第2図に
示すバリスタ110に非常に類似している。 しかしながら、第4図のバリスタ310におい
ては、バリスタ本体312の表面上の導電素子3
18,320および324の相互間の領域は絶縁
またはパツシベーシヨン材料330によつて覆わ
れている。この絶縁材料は例えばガラスまたは誘
電体ポリマーで形成される。また、米国特許第
3857174号に記載されているようなパツシベーシ
ヨン材料をこのために利用してもよい。絶縁また
はパツシベーシヨン材料330は漂遊電流がバリ
スタ310の動作に影響することを防止し、更に
バリスタ310を比較的「汚れた」雰囲気内で利
用できるようにする。即ち、絶縁またはパツシベ
ーシヨン材料330を設けることによつて、バリ
スタ310をフラツクスなしに半田付けすること
ができ、電極318および320の間のバリスタ
本体312の能動主表面314に干渉する移動性
イオンをなくすことができる。これにより、パツ
シベーシヨンまたは絶縁材料330は素子の安定
性を改良し、かつ漏洩電流を低減するように作用
し、従つて素子の性能を実質的に改良する。 第5図は本発明の別の実施例によるバリスタ4
10を示している。バリスタ410は、第4図に
示すバリスタ310の構造と同様に、第1の主面
414に設けられている第1および第2の電極4
18および420、およびバリスタ本体412の
第2の主面416に設けられている導電層424
を有している。導電素子418,420および4
24の相互間のバリスタ本体421の表面は第4
図の素子の場合と同様に絶縁またはパツシベーシ
ヨン材料430によつて覆われている。しかしな
がら、第5図のバリスタ410においては、メタ
ライズ層440,442がバリスタ410の各縁
部に設けられている。メタライズ層440および
442は、好ましくは銀で形成され、電極418
および420にそれぞれ電気的に接触し、バリス
タ410の縁部に沿つてこれらの電極から第2の
主面416に近い領域まで延在する。短絡を防止
するために、メタライズ層440および442は
絶縁またはパツシベーシヨン材料430によつて
バリスタ本体412および導電層424の両者か
ら絶縁されている。 バリスタ410は印刷回路基板状に配置される
ような用途に特に良く適している。このような用
途においては、電極の表面が典型的には印刷回路
基板の基体上に直接配置される。半田ペーストが
各電極表面とそれぞれの導体との間に設けられ、
全組立体を加熱して、半田を溶融し、電極と印刷
回路基板の導体との間を電気的に接続する。 この半田付けされた接続部の品質は加熱処理後
において半田フイレツトの可視検査によつて主と
して判定される。バリスタ410の縁部に沿つて
メタライズ層440および442を設けることに
よつて半田フイレツトの観察が容易になる。メタ
ライズ層440および442がない場合には、半
田フイレツトは実質的にバリスタ本体412の下
側に位置し、従つて観察を容易に行なうことがで
きない。また、メタライズ層を設けることによつ
てバリスタ素子の性能が改良されることも実験に
より見いだされた。 第7図は、第5図のバリスタ410と同様に、
バリスタ本体612の第1および第2の主面61
4および616に配設された第1および第2の電
極618および620ならびに導電層624を有
するバリスタ610を示している。しかしなが
ら、第7図のバリスタ610においては、導電領
域618,620および624の表面が絶縁誘電
体材料650で覆われている。この絶縁材料65
0は例えばガラスまたはポリマーで形成される。 第6図は本発明の更に別の実施例によるバリス
タ510を示している。バリスタ510は第1の
主面514に取り付けられている第1および第2
の電極518および520を有する。更に、バリ
スタ510は導電層522、524および526
を有し、これらの導電層は第3図に示す素子に類
似する構造でバリスタ本体512の第1および第
2の主面に設けられている。また、バリスタ51
0はメタライズ層540および542を有し、こ
れらのメタライズ層は第5図に示すものと同じよ
うに設けられ、第5図のバリスタ410について
前述したのと同じ利点を有する。 第8図は別の実施例によるバリスタ710を示
している。このバリスタ710は、第6図に示す
バリスタ510と同じように、バリスタ本体71
2の第1および第2の主面714および716に
設けられている第1および第2の電極718およ
び720ならびに導電領域722,724および
726を有する。しかしながら、第8図のバリス
タ710は、電極718および720ならびに導
電領域722,724および726の表面が絶縁
誘電体材料750によつて覆われている。 以上の説明から、本発明が種々の特定の形態で
実施できることが理解されよう。従つて、前述の
実施例は全て本発明の幾つかの態様を示したもの
に過ぎず、本発明はこれに限定されない。本発明
の範囲は特許請求の範囲の記載によつて規定され
るものであり、特許請求の範囲の意味および均等
の範囲内の全ての変形を含むものである。
【図面の簡単な説明】
第1図は表面実装型バリスタの断面図である。
第2図は導電材料からなる層をバリスタ電極に対
向してバリスタ本体の主面上に設けた本発明の一
実施例による表面実装型バリスタ断面図である。
第3図は導電材料からなる複数の層をバリスタ本
体の両主面上に順次オーバーラツプするように設
けた本発明の別の実施例の断面図である。第4図
は絶縁材料でバリスタ本体の非導電性表面領域を
被覆した本発明の別の実施例の断面図である。第
5図はメタライズ層をバリスタの縁部に沿つて設
けた本発明の別の実施例の断面図である。第6図
はバリスタ本体の両主面上に順次オーバーラツプ
するように設けた導電材料からなる複数の層を有
するバリスタの縁部に沿つてメタライズ層を設け
た本発明の別の実施例の断面図である。第7図は
絶縁材料を導電性表面上に設けた本発明の別の実
施例の断面図である。第8図は絶縁材料を導電性
表面上に設けた本発明の別の実施例の断面図であ
る。 [主な符号の説明]、10……バリスタ、12
……バリスタ本体、14……第1の主面、16…
…第2の主面、18……第1の電極、20……第
2の電極、124……導電層。

Claims (1)

  1. 【特許請求の範囲】 1 対向する主面を備えたバリスタ本体と、 前記主面の各々の上に間隔をおいて形成されて
    た複数の導電領域とを有し、 前記導電領域の各々は、該導電領域が前記バリ
    スタ本体の同じ主面上にある他のどの導電領域よ
    りも反対側の他の主面上の少なくとも1つの導電
    領域に対して一層近くなるように配置され、電流
    が前記導電領域のいずれか1つから前記バリスタ
    本体の内部を通つて前記バリスタ本体の反対側の
    主面上の前記導電領域の1つに流れる傾向を有
    し、 バリスタの縁部にメタライズ層が形成され、 前記導電領域が前記対向する主面に順次オーバ
    ーラツプするように配置されているバリスタ。 2 対向する主面を備えたバリスタ本体と、 前記主面の各々の上に間隔をおいて形成されて
    た複数の導電領域とを有し、 前記導電領域の各々は、該導電領域が前記バリ
    スタ本体の同じ主面上にある他のどの導電領域よ
    りも反対側の他の主面上の少なくとも1つの導電
    領域に対して一層近くなるように配置され、電流
    が前記導電領域のいずれか1つから前記バリスタ
    本体の内部を通つて前記バリスタ本体の反対側の
    主面上の前記導電領域の1つに流れる傾向を有
    し、 バリスタの縁部にメタライズ層が形成され、 絶縁材料が前記導電領域を覆つているバリス
    タ。
JP62239141A 1986-09-26 1987-09-25 電圧増大可能なバリスタ Granted JPS63107106A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US911931 1986-09-26
US06/911,931 US4785276A (en) 1986-09-26 1986-09-26 Voltage multiplier varistor

Publications (2)

Publication Number Publication Date
JPS63107106A JPS63107106A (ja) 1988-05-12
JPH0345522B2 true JPH0345522B2 (ja) 1991-07-11

Family

ID=25431120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62239141A Granted JPS63107106A (ja) 1986-09-26 1987-09-25 電圧増大可能なバリスタ

Country Status (3)

Country Link
US (1) US4785276A (ja)
JP (1) JPS63107106A (ja)
DE (1) DE3731967A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956566A (zh) * 2014-05-14 2014-07-30 武汉虹信通信技术有限责任公司 一种适用于td-lte天线的小型化宽频辐射单元

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663300B2 (ja) * 1989-07-07 1997-10-15 株式会社村田製作所 ノイズフイルタ
US5258738A (en) * 1991-04-16 1993-11-02 U.S. Philips Corporation SMD-resistor
US5565838A (en) * 1992-05-28 1996-10-15 Avx Corporation Varistors with sputtered terminations
US5594613A (en) * 1992-10-09 1997-01-14 Cooper Industries, Inc. Surge arrester having controlled multiple current paths
EP0603565B1 (en) * 1992-11-24 1999-05-12 TDK Corporation Chip varistor and its production method
DE4421102A1 (de) * 1994-06-16 1996-01-25 Siemens Matsushita Components Elektrisches Bauelement
US5721664A (en) * 1996-12-16 1998-02-24 Raychem Corporation Surge arrester
DE102005017527A1 (de) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement
KR20200037511A (ko) * 2018-10-01 2020-04-09 삼성전기주식회사 바리스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237782U (ja) * 1975-07-01 1977-03-17

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6901659A (ja) * 1969-02-01 1970-08-04
US3768058A (en) * 1971-07-22 1973-10-23 Gen Electric Metal oxide varistor with laterally spaced electrodes
DE2528090C2 (de) * 1974-07-01 1985-06-05 General Electric Co., Schenectady, N.Y. Mehrphasen-Stoßspannungsunterdrücker
CA1011859A (en) * 1974-10-29 1977-06-07 Lionel M. Levinson Method of operation of photoconductive varistor
JPS5282750U (ja) * 1975-12-15 1977-06-20
US4212045A (en) * 1978-12-22 1980-07-08 General Electric Company Multi-terminal varistor configuration
GB2052856B (en) * 1979-06-18 1983-08-10 Gen Electric Coating protecting varistor during manufacture
US4431983A (en) * 1980-08-29 1984-02-14 Sprague Electric Company PTCR Package
DE3148778A1 (de) * 1981-05-21 1982-12-09 Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut Bauelemente in chip-bauweise und verfahren zu dessen herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237782U (ja) * 1975-07-01 1977-03-17

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956566A (zh) * 2014-05-14 2014-07-30 武汉虹信通信技术有限责任公司 一种适用于td-lte天线的小型化宽频辐射单元

Also Published As

Publication number Publication date
DE3731967A1 (de) 1988-04-07
JPS63107106A (ja) 1988-05-12
US4785276A (en) 1988-11-15

Similar Documents

Publication Publication Date Title
US4706060A (en) Surface mount varistor
US4301439A (en) Film type resistor and method of producing same
US7660100B2 (en) Through-type multilayer capacitor array
JPH0345522B2 (ja)
US4276578A (en) Arrester with graded capacitance varistors
US6362723B1 (en) Chip thermistors
US4660017A (en) Chip-type varistor
KR100296848B1 (ko) 칩형써미스터및이의조정방법
US6400251B1 (en) Chip thermistor
US3256499A (en) Resistance-capacitance network unit
US4647900A (en) High power thick film resistor
KR20000035231A (ko) Ntc 써미스터 및 칩형의 ntc 써미스터
JP3008567B2 (ja) チップ型バリスタ
US3473146A (en) Electrical resistor having low resistance values
JPH0142611B2 (ja)
JPS589566B2 (ja) タソウカトデンアツヨクアツソウチ
JP2810467B2 (ja) 主として温度測定用に意図されたサーミスターおよびサーミスターの製造方法
KR100477831B1 (ko) 칩형복합전자소자및그의제조방법
US6328176B1 (en) Multifunctional protective component
JP2000299709A5 (ja)
JPS593529Y2 (ja) 可変抵抗器
JPH0426762B2 (ja)
US6487064B1 (en) Bypass circuit with buried isolated electrode
JPS6015276Y2 (ja) 複合厚膜バリスタ
JPH0963805A (ja) 角形チップ抵抗器