JPS63104482A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に、不揮発性記憶機能を有す
る半導体チップを樹脂封止部材で封止する半導体装置に
適用して有効な技術に関するもので・ある。

〔従来の技術〕

不揮発性記憶機能を備えた半導体装置として、紫外線消
去型不揮発性記憶機能（以下、ＥＰＲＯＭという）を備
えた半導体装置が知られている。

この種の半導体装置は、情報書替えが可能であるが、一
度の情報の書込みで半永久的に使用する場合が多い。そ
こで、半導体装置は、紫外線透過用の窓を有するセラミ
ック封止型に代えて半導体チップを前記窓を有さない樹
脂封止部材（レジン）で封止する傾向にある。この半導
体装置は、セラミック封止型に比べてコストを著しく低
減することができ、その需要度を高めることができる特
徴がある。

前記Ｅ　Ｐ　ＲＯＭのメモリセルは、フローティングゲ
ート電極、コントロールゲート電極、ソース領域及びド
レイン領域を有する電界効果トランジスタで構成されて
いる。メモリセルは、コントロールゲート電極及びドレ
イン領域に高電圧（書込電圧）を印加することで情報書
込動作が行われる。

つまり、情報書込動作は、ドレイン領域近傍の高電界で
生じるホットキャリア（電子）をフローティングゲート
電極にアバランシェ注入（又はトンネル注入）すること
で行われる。

このメモリセルは、単結晶シリコンからなる半導体チッ
プの素子形成面に複数構成されている。

半導体チップは、その裏面（素子形成面と対向する面）
に接着金属である金（Ａｕ）ペースト膜を塗布し、Ａｕ
−５ｔ共晶によりタブ上に塔載される。

なお、この種のＥＦＲＯＭについては、例えば、特願昭
（む受付番号８４０１５４３　）号に記載されている。

〔発明が解決しようとする問題点〕

前述の半導体装置のコストをさらに低減するため、半導
体チップを銀（Ａｇ）ペースト膜でタブ上に塔載したと
き、本発明者は、次の問題点が生じることを見出した。

メモリセルの情報書込動作に際しては、ホットキャリア
（正孔）が発生し、基板電流として基板内（半導体チッ
プ内）に流れる。この基板電流は、タブを基準電位に印
加しているので、接着金属（銀ペースト）膜を通してタ
ブに流れる。しかしながら、本発明者による電気的特性
検査の結果、接着金属膜と半導体チップとの界面におけ
る接触抵抗値が著しく高くなることが判明した。つまり
、接着金属膜を通して、タブで充分に基板電流を引き抜
くことができない。このため、基板電位が上昇し、書込
電圧との電圧差が小さくなるので、メモリセルの情報書
込特性が劣化するという問題を生じる。

本発明の目的は、ＥＰＲＯＭを有する半導体装置におい
て、情報書込特性を向上することが可能な技術を提供す
ることにある。

本発明の他の目的は、前記目的を達成すると共に、半導
体装置のコストを低減することが可能な技術を提供する
ことにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

ＥＦＲＯＭを有する半導体チップを接着金属膜を介在し
てタブ上に塔載し、この半導体チップを樹脂封止部材で
封止する半導体装置において、前記半導体チップと接着
金属膜との間に、半導体チップに比べて比抵抗値が小さ
い導電膜を設けたことを特徴とする。

〔作　用〕

前述した手段によれば、前記導電膜で基板抵抗（半導体
チップ内の抵抗）を低減し、情報書込動作で生じる基板
電流を半導体チップの素子形成面から積極的に吸収する
ことができるので、基板電位を安定に保持し、情報書込
特性を向上することができる。

以下、本発明の構成について、ＥＰＲＯＭを有する半導
体チップを樹脂封止部材で封止する半導体装置に本発明
を適用した一実施例とともに説明する。

なお、実施例の全回において、同一機能を有するものは
同一符号を付け、そのくり返しの説明は省略する。

〔実施例〕

本発明の一実施例である半導体装置の概略構成を第１図
（断面図）で示す。

第１図に示すように、半導体装置ｌは、ＥＦＲＯＭを有
する半導体チップ２を接着金属膜３を介在させてタブ４
Ａ上に塔載している。タブ４Ａは、インナーリード４Ｂ
及びそれと一体的に形成されたアウターリード４Ｃとと
もに、リードフレーム（図示していない）から切り離さ
れた状態にある。

半導体チップ２の素子形成面の外部端子（ボンディング
バット）とインナーリード４Ｂとは、ボンディングワイ
ヤー５を介在して電気的に接続されている。半導体チッ
プ２、タブ４Ａ、インナーリード４Ｂ及びボンディング
ワイヤー５は、樹脂封止部材（レジン）６により封止さ
れている。

前記接着金属膜３は、半導体チップ２をタブ４Ａに電気
的に接続し固着させ、かつ、比較的低コストを図るため
に、銀ペースト膜で形成されている。

タブ４Ａ、インナーリード４Ｂ及びアウターリード４Ｃ
は、例えば、鉄−ニッケル合金（４２７０イ）やそれに
所定の金属をクラッドしたもので構成する。

樹脂封止部材６には、一度の情報の書込みで半永久的に
使用するＥＰＲＯＭであるので、紫外線消去用窓を設け
ていない。

前記半導体チップ２は、第２図（メモリセル部の詳細な
要部拡大断面図）で示すように、単結晶シリコンからな
るｐ−型半導体基板２Ａで構成されている。半導体チッ
プ２Ａには、例えば、基準電圧Ｖ　ｓ　ｓ　（回路の接
地電位０［Ｖ］）が印加されている。半導体チップ２の
素子形成面には、ＥＰＲＯＭのメモリセルＭが複数設け
られている。

メモリセルＭは、フィールド絶縁膜２Ｂ及びＰ型チャネ
ルストッパ領域２Ｃで囲まれた領域内の半導体基板２Ａ
の主面（素子形成面）に構成されている。つまり、メモ
リセルＭは、半導体基板２Ａ、ゲート絶縁膜２Ｄ、フロ
ーティングゲート電極２Ｅ、ゲート絶縁膜２Ｆ、コント
ロールゲート電極２Ｇ、ソース領域若しくはドレイン領
域である一対のｎ゛型半導体領域２Ｈからなる電界効果
トランジスタで構成されている。フローティングゲート
電極２Ｅ及びコントロールゲート電極２Ｇは、例えば、
多結晶シリコン膜で構成されている。また、コントロー
ルゲート電極２Ｇは、単層の高融点金属（Ｍ　ｏ　、　
Ｔ　ｉ　ｒ　Ｔ　ａ　ｒ　Ｗ　）膜若しくは高融点金属
シリサイド（ＭｏＳｉ２．ＴｉＳｉ２．ＴａＳｉ２．Ｗ
Ｓｉ２）膜、或は多結晶シリコン膜とそれらとの複合膜
で構成してもよい。

メモリセルＭのドレイン領域である半導体領域２Ｈには
、眉間絶縁膜２Ｊに形成された接続孔２Ｋを通してデー
タ線（Ｄ　Ｌ）２　Ｌが接続されている。

データ線２Ｌは、例えば、比抵抗値が極めて小さいアル
ミニウム膜又は所定の添加物（Ｓｊ、、　Ｃｕ）が含有
されたアルミニウム膜で形成されている。

メモリセルＭを行列状に複数配置して構成されたメモリ
セルアレイの周辺部には、基板電位固定用配線２Ｌが複
数設けられている。基板電位固定用配線２Ｌは、Ｐ゛型
半導体領域２工を介在して半導体基板２Ａと接続してお
り、半導体基板２Ａの基準電位Ｖｓｓを安定に保持する
ように構成されている。基板電位固定用配線２Ｌは、デ
ータ線２Ｌと同一導電層で構成される。

メモリセルＭ上（半導体チップ２の素子形成面の略全域
）には、保護膜としてのパッシベーション膜が設けられ
ている。

このように構成される半導体チップ２は、裏面（素子形
成面と対向する面）つまり半導体チップ２と接着金属膜
３との間に、導電膜７を設けている。

導電膜７は、例えば、データ線２Ｌと同様な導電性材料
であるアルミニウム膜、すなわち半導体基板２Ａ（半導
体チップ２）の比抵抗値に比べて小さい導電性材料で形
成されている。本実施例では、１　［％］程度のＳｔを
有するアルミニウム膜を使用している。アルミニウム膜
からなる導電膜７は、銀ペースト膜からなる接着金属膜
３に比べても比抵抗値が小さい。このアルミニウム膜か
らなる導電膜７は、例えば、スパッタや蒸着で形成する
ことができる。導電膜７は、少なくともメモリセルアレ
イ部分の半導体チップ２の裏面に設ければよい。

このように、半導体チップ２と接着金属膜３との間に、
半導体チップ２（半導体基板２Ａ）に比ムて比抵抗値が
小さい導電膜７を設けたことにより、メモリセルＭから
基板電位固定用配線２Ｌまでの基板抵抗（半導体チップ
２内の抵抗）を低減することができる。すなわち、抵抗
Ｒ＋　、　Ｒ２及びＲ３からなる基板抵抗うち、抵抗Ｒ
２を導電膜７の抵抗Ｒａ　（Ｒ４＜　Ｒ２）εこ置き代
えて基板抵抗を低減することができる。したがって、メ
モリセルＭの情報書込動作でドレイン領域近傍に生じる
ホットキャリア（正孔）による基板電流Ｉ［］８を、タ
ブ４Ａ側に吸収させるのではなく、基板電位固定用配線
２Ｌから積極的に吸収することができるので、基板電位
Ｖｓｓを安定に保持することができる。

すなわち、メモリセルＭの情報書込動作において、基板
電位Ｖｓｓと書込電圧（例えば、１２．５　［Ｖ］　）
との間の電位差を充分に確保することができるので、情
報書込特性を向上することができる。

また、前記導電膜７をアルミニウム膜で形成することは
、データ線２Ｌ等をアルミニウム膜で形成する工程があ
るので、新たに製造装置を備える必要がないのでこの点
においても有利である。

また、前述のように、導電膜７により情報書込特性を向
上することができるとともに、接着金属膜３を金ペース
トよりも安価な銀ペースト膜で形成することができるの
で、半導体装置１のコストを低減することができる。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。

例えば、本発明は、半導体チップ２と接着金属膜３との
間に、半導体チップ２に比べて比抵抗値が小さい高融点
金属膜又は高融点金属シリサイド膜で形成される導電膜
７を設けてもよい。

また、本発明は、電気的消去型不揮発性記憶機能（ＥＥ
ＰＲＯＭ）を有する半導体チップを封止する半導体装置
に適用することができる。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得ることができる効果を簡単に説明すわば、次のと
おりである。

ＥＰＲＯＭを有する半導体チップを接着金属膜を介在し
てタブ上に塔載し、この半導体チップを樹脂封止部材で
封止する半導体装置において、前記半導体チップと接着
金属膜との間に、半導体チップに比べて比抵抗値が小さ
い導電膜を設けたこ一〕１− とにより、前記導電膜で基板抵抗を低減し、情報書込動
作で生じる基板電流を半導体チップの素子形成面から積
極的に吸収することができるので、基板電位を安定に保
持し、情報書込特性を向上することかできる。

【図面の簡単な説明】

第１図は、本発明の一実施例である半導体装置の概略構
成を示す断面図、 第２図は、第１図に示す半導体チップのメモリセル部の
詳細な要部拡大断面図である。 図中、ｌ・・・半導体装置、２・・・半導体チップ、３
・・接着金属膜、４Ａ・・・タブ、６・・樹脂封止部材
、２Ａ・・半導体基板、２Ｅ・・・フローティングゲー
ト電極、２Ｇ・コントロールゲート電極、２ＩＩ・・・
半導体領域、２Ｌ・・・データ線又は基板電位固定用配
線、７・・・導電膜、Ｍ・・・メモリセルである。 ・１．＜゛ ＜ｊｔパ −　１３−　　　　　　　　　−４３Ｃｈハ

Claims (1)

1. 【特許請求の範囲】 １、紫外線消去型不揮発性記憶機能を有する半導体チッ
   プを接着金属膜を介在してタブ上に塔載し、この半導体
   チップを樹脂封止部材で封止する半導体装置において、
   前記半導体チップと接着金属膜との間に、前記半導体チ
   ップに比べて比抵抗値が小さい導電膜を設けたことを特
   徴とする半導体装置。 ２、前記導電膜はアルミニウム膜であり、前記接着金属
   膜は銀ペースト膜であることを特徴とする特許請求の範
   囲第１項に記載の半導体装置。 ３、前記導電膜は、前記半導体チップの基板抵抗値を低
   減し、半導体チップの素子形成面から情報書込動作で生
   じる基板電流を吸収し易いように構成されていることを
   特徴とする特許請求の範囲第１項又は第２項に記載の半
   導体装置。 ４、前記半導体装置は、一度の情報書込動作で半永久的
   に使用するように構成されていることを特徴とする特許
   請求の範囲第１項乃至第３項に記載の夫々の半導体装置
   。