JPS63103348A

JPS63103348A - データチェック回路

Info

Publication number: JPS63103348A
Application number: JP61248819A
Authority: JP
Inventors: Takashi Ihi; 孝井比
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-10-20
Filing date: 1986-10-20
Publication date: 1988-05-09
Anticipated expiration: 2009-01-05
Also published as: JPH061452B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕複数個のメモリユニットからなり、各メモリユニットの
出力が論理和によって取り出されるように構成されてい
て、且つ該複数個のメモリユニットのそれぞれにＥＣＣ
回路が付加され、これらの複数個のメモリユニットと、
それに対応している該ＥＣＣ回路の内の、１組のみを選
択して動作する記憶装置において、該選択されたメモリ
ユニットのＥＣＣ回路で、誤り訂正符号（ＥＣＣ）チェ
ックを行い、他の総ての非選択ユニットのＥＣＣ回路で
は、非選択時のメモリユニットが所定の値（例えば、全
゛０”）を出力していることをチェックする手段を設け
ることにより、該記憶装置の非選択ユニットの障害をチ
ェックするようにしたものである。

〔産業上の利用分野〕

本発明は、複数個のメモリユニットからなり、それぞれ
のユニットに、誤り訂正符号（ＦＣＣ）チェック回路を
備え、該複数個のメモリユニットの１つを選択して動作
する記憶装置における、非選択ユニットの障害をチェッ
クする方式に関する。

最近の半導体技術の著しい進歩に伴って、論理回路の高
集積化が進められている。

論理回路の高集積化においては、入出力端子の制限が必
須条件となり、論理回路の分散化が必要になってくる。

記憶装置の高集積化においても同じであり、分散化され
た複数個のメモリユニットで大容量の記憶装置が構成さ
れている。

このとき、各メモリユニットに、所謂誤り訂正符号（Ｆ
ＣＣ）チェック機構が備えられていて、それぞれのメモ
リユニ・ノドの出力、及び上記誤り訂正符号（ＦＣＣ）
チェック機構の出力が、単純論理和で出力されているよ
うな構成をとっている場合には、非選択ユニットからの
出力によって、該選択ユニットの出力が誤ってしまうこ
とがあり、効果的なチェック方式が必要とされるように
なってきた。

〔従来の技術と発明が解決しようとする問題点〕第３図
は、複数個のメモリユニットから構成されている記憶装
置の読み出し回路の一例を示した図である。

ＭＳＯ（１０）〜ＭＳ３（１３）はメモリユニットであ
り、１つのユニットの中には、バンクと称されている独
立のメモリ回路が複数個存在している。

又、記憶装置が、図示ノ如＜７ＩＳＯ（１０）　〜ＭＳ
３（１３）に分かれているのは、物理的な配置の都合上
からくるものであり、各ユニットに対応してシンドロー
ム作成器（２０〜２３）が設けられている。

上記ＭＳＯ（１０）　〜ＭＳ３（１３）の入力にある信
号５ＥＬＯ〜５ＥＬ３は、個々のメモリユニットを選択
する信号であり、１つのマシンサイクル中に、該４つの
選択信号（ＳＥＬＯ〜５ＥＬ３）中、１つの選択信号の
みが°オン′　となる。

各？１ＳＯ（１０）〜ＭＳ３　（１３）からは、それぞ
れ、読み出しデータのＭＲｏ　００〜７１が出力される
が、選択されたメモリユニットからのみ、この読み出し
データが有効となり、他の非選択ユニットからの出力は
、例えば、全°０゛になるように構成されている。

該ＭＳＯ（１０）〜ＭＳ３（１３）に入力されるアドレ
ス。

書き込みデータ等は、後述の本発明には直接関係しない
ので、本図では省略しである。

本図において、ＳＧＯ（２０）〜ＳＧ３　（２３）はシ
ンドローム作成器であり、各メモリユニットＭＳＯ（１
０）〜ＭＳ３（１３）　ヨＱ（７）読み出しチー７　Ｍ
Ｒｏ　００〜７１が入力される。

同様に、このシンドローム作成器には上記選択（３号５
ＥＬＯ−５ＩＥＬ３が入力されており、該選択された時
のみ、シンドロームＳＯ〜Ｓ７を出力する。

非’ＭｊＨの時には、対応するメモリユニットの読み出
しデータ（ＭＲｏ　００〜７１）は、チェックビット（
ＭＲｏ　６４〜７１に相当し、誤り訂正符号（ＥＣＣ）
に必要な冗長ビット）も含めて、全°０゛になっている
。

一般に、誤り訂正符号（ＥＣＣ）チェック機構において
は、該チェックビットを含めて、全゛ｏ゛であるとシン
ドロームが無効になるので、該非選択ユニットに対応す
るシンドローム作成Ｈ５ＧＯ（２０）〜ｓｃ３　（２３
）から、無効なシンドロームＳｏ　−５７が出力されな
いように、前述の選択信号５ＥＬＯ−５ＥＬ３によって
抑止するようにしている。

一方、シンドローム作成器５ＧＯ（２１）　〜５Ｇ３（
２３）中の選択された１個中では、該シンドロームを解
析して、読み出しデータに誤りが無かった否かをチェッ
クし、若し誤りを検出した場合には、Ｉｌ［ＥＡＤ−Ｅ
ＲＲＯＲ信号を′オン”　とする。

又、各）　モ’）　−Ｌ　ニー／　トＭＳＯ（１０）　
〜ＭＳ３（１３）からの読み出しデータ７２ビツト中、
６４ビツトかり一°ドインタフェース回路（ＲＤ−ＩＦ
）　３に送出される。

ここでは、単純に論理和をとってＭＳＯ（１０）〜ＭＳ
３（１３）を含んだ記憶装置全体としての生データを作
成する。

この生データより、前述のシンドロームを作成するのが
一般的であるが、この場合には、該シンドローム作成器
は１個で済む。

然し、高集積化回路（ＬＳＩ）等を用いて、該記憶装置
を構成する場合には、該高集積化回路（ＬＳＩ）の端子
制限等の問題によって、物理的に同一の高集積回路（Ｌ
ＳＩ）には入らない。この場合、該高集積化回路（ＬＳ
　Ｉ　）内を信号が通過すると、伝播遅延の為に、どう
してもシンドロームの作成が遅くなってしまう。

これは、該記憶装置の性能の面から考えると不利な条件
である。

この為、各メモリユニット単位に、シンドローム作成器
ＳＧＯ（２０）〜ＳＧ３　（２３）を設ける必要があっ
た。

こうすると、上記生データは、通常のモードでは訂正回
路３１を通さずに直接、図示していない処理装置側に送
出される。この時に、生データに何らかのエラーがあっ
たか否かのチェックのみを、前述のシンドローム作成器
ＳＧＯ（２１）〜ＳＧ３　（２３）で行い、この結果を
生データと＝緒のタイミングで、上記ＲＥＡＤ−［！Ｒ
ＲＯＲ信号によって送出することができることになる。

従って、処理装置側では、受は取った生の読み出しデー
タ（ＲＤ）に何らの誤りが無ければ、処理を続行し、誤
りがあったならば、このデータをキャンセルして再度、
該データに関するアクセスを再発行する。

他の特定のモードのとき、つまり、生データを上記訂正
回路３１を通すモードでは、該選択されたシンドローム
作成器ＳＧＯ（２０）〜ＳＧ３　（２３）からのシンド
ロームＳＯ〜Ｓ７を、シンドロームデコーダ（ＳＤ）　
３２でデコードして、訂正可能なエラーがあったか否か
を判定し、訂正可能なエラーがあった場合には、該生デ
ータを訂正して、セレクタ（ＳＥＬ）　３４を介して処
理装置側に送出する。

この訂正に要する時間は、一般には、１〜２マシンサイ
クル必要である。

上記ＲＥＡＤ−ＥＲＲＯＲ信号は、シンドロームＳｏ　
−３７を単純に論理和したものであり、どこかに１“が
あれば、何らかのエラーがあったと云うことが分かるの
で、このＲＥＡＤ−ＥＲＲＯＲ信号の作成時間は短くて
済む。然し、訂正可能なエラーかどうかを判定するには
、上記シンドロームＳＯ〜Ｓ７をシンドロームデコーダ
（ＳＤ）　３２に入力してみなければならないので時間
がかかる。

このようなことから、上記のようなアクセス方式をとり
、シンドロームの生成と、ＲＥＡＤ−ＥＲＲＯＲ（８号
の作成を高速に行うことができるようにしている。

このような構成の記憶装置において、選択されていない
メモリユニットＭＳＯ（ｔｏ）〜ＭＳ３（１３）からの
読み出しデータは、前述のように全゛Ｏ°になるように
、選択信号５ＥＬＯ−５ＥＬ３によって論理的な保証を
とっている。

然し、あるメモリユニット中にある高集積化回路（ＬＳ
Ｉ）等が故障した場合、つまり、選択／非選択にかかわ
らず、゛０゛信号が°１°に化けるような故障があった
場合には、不都合が生じてしまう。

例えば、°０゛→°１゛に化ける障害が多数発生したと
すると、選択時においては、シンドローム作成器５ＧＯ
（２１）〜ＳＧ３　（２３）で、この誤りを一応検出す
るが、多数ピントの誤りのため、訂正可能なエラーと誤
判定する危険性もある。又、誤り訂正符号（ＩＩＩＣＣ
）に用いているハミング符号にもよるが、あまりにも多
数のビットが誤ると、今度はエラー無しと判定してしま
うこともある。

更に、非選択時においては、“Ｑ”　＜“１゛に化ける
障害が発生すると、この誤ったビットが、論理和回路３
３を介して、その優生データとなってしまう問題がある
。

本発明は上記従来の欠点に鑑み、非選択状態にあるメモ
リユニットの出力が、全“０″であることのチェックを
行い、読み出しデータに対してメモリユニットの障害に
よる誤った判断を行わないようにするデータチェック方
式を提供することを目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明のメモリユニットの一構成例を示した図
である。

本発明においては、複数個のメモリユニット（１０〜１３）からなり、各メ
モリユニット（１０〜１３）の出力が論理和によって取
り出されるように構成され、且つ該複数個のメモリユニ
ット（１０〜１３）のそれぞれにシンドローム作成器（
２０〜２３）が付加され、これらの複数個のメモリユニ
ット（１０〜１３）と、それに対応しているシンドロー
ム作成器（２０〜２３）の内の、１組のみを選択して動
作する記憶装置において、該選択されたメモリユニット
（１０〜）のシンドローム作成器（２０〜）で、誤り訂
正符号（ＥＣＣ）チェックを行い、他の総ての非選択ユ
ニットのシンドローム作成器（２０〜）では、非選択時
のメモリユニットが所定の値（例えば、全゛０゛）を出
力していることをチェックする機構２ａ、２ｂと、シン
ドロームの出力を抑止する機構２ｄを設けるように構成
する。

〔作用〕

即ち、本発明によれば、複数個のメモリユニットからな
り、各メモリユニットの出力が論理和によって取り出さ
れるように構成されていて、且つ該複数個のメモリユニ
ットのそれぞれにＥＣＣ回路が付加され、これらの複数
個のメモリユニットと。

それに対応している該ＥＣＣ回路の内の、１１ｊｌのみ
を選択して動作する記憶装置において、該選択されたメ
モリユニットのＥＣＣ回路で、誤り訂正符号（ＥＣＣ）
チェックを行い１．他の総ての非選択ユニ・ノドのＥＣ
Ｃ回路では、非選択時のメモリユニットが所定の値（例
えば、全゛０”）を出力していることをチェックする手
段を設けることにより、該記憶装置の非選択ユニットの
障害をチェックするようにしたものであるので、少量の
ハードウェアの追加で、選択されているメモリユニット
からの読み出しデータの信顧度を向上させることができ
る効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明のデータチェック方式の構成例を
示した図であり、第２図は本発明の一実施例を示した図
であり、第２図における読み出しデータに対する全゛０
゛チェック回路２　ａ　＋　２　ｂ　＋及びシンドロー
ムの出力を抑止する機構２ｄ・が本発明を実施するのに
必要な手段である。尚、企図を通して同じ符号は同じ対
象物を示している。

以下、第１図を参照しながら、第２図によって、本発明
のデータチェック方式を説明する。

本発明を実施しても、読み出しデータを図示していない
処理装面に送出する方式そのものは、従来と特に変わる
ことはないので省略し、ここでは、シンドローム作成器
ＳＧＯ（２０）〜ＳＧ３　（２３）に設けられている読
み出しデータ（？ＩＲＤ　００〜７１）に対する全°０
″チェック回路について説明する。

第２図において、シンドローム作成器５ＧＯ（２０）〜
ＳＧ３　（２３）中に設けられている排他的論理和ツリ
ー（ＥＯＲ−ＴＲＥＥ）　２ｃは、シンドロームを作成
する為に、元々存在する回路である。

本発明においては、各メモリユニットＭＳＯ（１０）〜
ＭＳ３　（１３）からの読み出しデータ（ＭＲｏ　００
〜７１）が、全“０°であることをチェックする回路２
ａ＋又は２ｂを設け、該回路を非選択時のみ有効とする
と共に、非選択時には、シンドロームＳｏ　−Ｓ７ヲ抑
止する為のゲート回路２ｄを設けている。

前述のように、読み出しデータが全°０°であると、シ
ンドロームは無効の値になるので、これを抑止する為の
選択信号５ＢＬＯ〜５ＢＬ３が０“の非選択状態になっ
たときには、該シンドロームＳＯ〜Ｓ７をゲート回路２
ｄによって抑止するようるしている。

更に、本発明においては、例えば、（ａ）図の２ａで示
したように、７２人力の論理和回路（ＯＲゲート）を用
いてチェック回路を構成し、全゛Ｏ゛でない時には、処
理装置側に、読み出しデータエラー信号（ＭＲＤ−ＦＡ
ＴＩＩ−ＥＲＲＯＲ）を送出することにより、誤ったデ
ータを処理することを抑止することができる。

又、（ｂ）図の２ｂで示したチェック回路は、元々存在
するシンドロームＳＯ〜Ｓ７の出力と、読み出しデータ
（ＭＲＤ　００〜７１）が、全１０１になったときの、
該シンドロームＳＯ〜Ｓ７の期待イ直とを、各ビット対
応で比較して、該読み出しデータの全゛０°チェックを
行い、不一致が得られた時には、該読み出しデータ（Ｍ
Ｒｏ　００〜７１）が、全゛０°ではないと認識して、
上記読み出しデータエラー信号（ＭＲＤ−ＰＡＴＨ−Ｅ
ＲＲＯＲ）を、処理装置に送出するように構成したもの
である。

元々、誤り訂正符号（ＥＣＣ）チェック回路は、１ビッ
トエラー訂正、２ビツトエラー検出と云うような、少数
のビット誤りを検出する能力しか有していないが、これ
は、メモリ素子が１個、或いは多くても同時には２個が
故障したときのことを想定して設けられているものであ
る。

しかし、最近のように、論理回路の高集積化が行われ、
高集積化回路（ＬＳＩ）で作られている周辺回路が故障
すると、上記１〜２ビア）程度の故障では済まず、選択
／非選択に関係なく多数ビットの誤りとなることが多い
。

このような場合には、現在の誤り訂正符号（ＥＣＣ）チ
ェック機構では、前述のように、この誤りを１ビット誤
りと判断して、ミスコレクトしたり、或いは、エラー無
しとしてしまう危険がある。

この為に、該非選択の周辺回路を常にチェックしておき
、所定の値、例えば、全°０゛になっていることを確認
しておけば、このような危険を回避できることになる。

本発明は、この点に着目して、非選択のシンドローム作
成器ＳＧＯ（２０）〜ｓｃ３　（２３）に、読み出しデ
ータに対する全“０”チェック回路２ａ、又は２ｂを付
加した所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のデータチェック
方式は、複数個のメモリユニットからなり、各メモリユ
ニットの出力が論理和によって取り出されるように構成
されていて、且つ該複数個のメモリユニットのそれぞれ
にＥＣＣ回路が付加され、これらの複数個のメモリユニ
ットと、それに対応している該ＩＩＣＣ回路の内の、１
組のみを選択して動作する記憶装置において、該選択さ
れたメモリユニットのＥＣＣ回路で、誤り訂正符号（Ｉ
ＩＩＣＣ）チェックを行い、他の総ての非選択ユニット
のＥＣＣ回路では、非選択時のメモリユニットが所定の
値（例えば、全°Ｏ′）を出力していることをチェック
する手段を設けることにより、該記憶装置の非選択ユニ
ットの障害をチェックするようにしたものであるので、
少量のハードウェアの追加で、選択されているメモリユ
ニットからの読み出しデータの信頬度を向上させること
ができる効果がある。

【図面の簡単な説明】

第１図は本発明のデータチェック方式の構成例を示した
図。第２図は本発明の一実施例を示した図。第３図は従来の複数個のメモリユニットから構成されて
いる記憶装置の読み出し回路の一例を示した図。である。図面において、１０〜１３はメモリユニット（ＭＳＯ，〜ＭＳ３）　。２０〜２３はシンドローム作成器（ＳＧＩ〜５Ｇ３）　
。３は読み出しインタフェース回路（ＲＤ−ＩＦ）　。３１は訂正回路。３２はシンドロームデコーダ（ＳＤ）　。３３は論理和回路、３４はセレクタ（ＳＥＬ）　。２ａ、２ｂは全°０゛チェック回路。２ｃは排他的論理和ツリー（ＥＯＲＴＲＥＥ）。ＭＲｏ　００〜７１は読み出しデータ。ＳＥＬ、５ＥＬＯ−５ＥＬ３は選択信号。ＳＯ〜Ｓ７はシンドローム。をそれぞれ示す。

Claims

【特許請求の範囲】

複数個のメモリユニット（１０〜１３）からなり、各メ
モリユニット（１０〜１３）の出力が論理和によって取
り出されるように構成され、且つ該複数個のメモリユニ
ット（１０〜１３）のそれぞれにシンドローム作成器（
２０〜２３）が付加され、これらの複数個のメモリユニ
ット（１０〜１３）と、それに対応しているシンドロー
ム作成器（２０〜２３）の内の、１組のみを選択して動
作する記憶装置において、該選択されたメモリユニット
（１０〜）のシンドローム作成器（２０〜）で、誤り訂
正符号（ＥＣＣ）チェックを行い、他の総ての非選択ユ
ニットのシンドローム作成器（２０〜）では、非選択時
のメモリユニットが所定の値を出力していることをチェ
ックする機構（２ａ、又は２ｂ）と、シンドロームの出
力を抑止する機構（２ｄ）とを設けて、読み出しデータ
をチェックすることを特徴とするデータチェック方式。