JPS6298799A - Formation of multilayer wiring - Google Patents
Formation of multilayer wiringInfo
- Publication number
- JPS6298799A JPS6298799A JP23774085A JP23774085A JPS6298799A JP S6298799 A JPS6298799 A JP S6298799A JP 23774085 A JP23774085 A JP 23774085A JP 23774085 A JP23774085 A JP 23774085A JP S6298799 A JPS6298799 A JP S6298799A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- polyimide resin
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
（技術分野）
本発明は、マトリクス配線を有する等倍センサー等の薄
膜デバイスにおける、ポリイミド樹脂を層間絶縁層とす
る多層配線の形成方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a method for forming multilayer wiring using polyimide resin as an interlayer insulating layer in a thin film device such as a 1:1 sensor having matrix wiring.
（従来技術）
従来、この種の多層配線では、層間絶縁層としてネガ型
感光性ポリイミド樹脂が用いられている。(Prior Art) Conventionally, in this type of multilayer wiring, a negative photosensitive polyimide resin has been used as an interlayer insulating layer.
この材料はエツチング工程が不要で、加工が簡単である
ため、好んで用いられる。しかし、ピンホールの発生を
防止するために膜厚を厚くすると基板に近い下層が露光
不足となり、所望の特性が得られないという問題があっ
た。This material is preferred because it does not require an etching step and is easy to process. However, if the film thickness is increased to prevent the occurrence of pinholes, the lower layer near the substrate will be underexposed, resulting in the problem that desired characteristics cannot be obtained.
第２図は、従来の多層配線の製造工程を示したものであ
る。１はガラス等の基板であり、第２図（ａ）に示した
ように、その−主面に下部電極・配線層２、ネガ型感光
性ポリイミド樹脂層３を順次積層する。ポリイミド樹脂
層３は、ピンホール発生による上下電極・配線層間のリ
ークを防止するために、通常３μｍ以上の厚さに塗布さ
れる。これをプリベーク処理した後、フォトマスク４を
介して紫外線５を照射し露光する。次いで現像、ボスト
ベークを行なう。FIG. 2 shows a conventional manufacturing process for multilayer wiring. 1 is a substrate made of glass or the like, and as shown in FIG. 2(a), a lower electrode/wiring layer 2 and a negative photosensitive polyimide resin layer 3 are sequentially laminated on the main surface thereof. The polyimide resin layer 3 is usually coated to a thickness of 3 μm or more in order to prevent leakage between the upper and lower electrodes and wiring layers due to the occurrence of pinholes. After pre-baking this, it is exposed to ultraviolet rays 5 through a photomask 4. Next, development and post baking are performed.
ところでポリイミド樹脂層３の膜厚が２．５μｍ以上に
なると、露光した際、下部電極・配線層２に接している
下層部分が露光不足となり、これを現像すると、第２図
（ｂ）に示したように、コンタクトホール６の下部の形
状が逆テーパー状となってしまう。そこで上部電極・配
線層７を形成すると、第２図（ｃ）に示したように、上
下電極・配線層間で断線が生じ易くなる。By the way, when the film thickness of the polyimide resin layer 3 becomes 2.5 μm or more, when exposed, the lower layer portion in contact with the lower electrode/wiring layer 2 becomes insufficiently exposed, and when this is developed, it becomes as shown in FIG. 2(b). As described above, the shape of the lower part of the contact hole 6 becomes inversely tapered. Therefore, when the upper electrode/wiring layer 7 is formed, as shown in FIG. 2(c), disconnection tends to occur between the upper and lower electrode/wiring layers.
（発明の目的）
本発明は、上記従来の問題点を解消するものであり、眉
間絶縁層を厚く形成しても上下電極・配線層間で断線が
生じない多層配線形成方法を提供するものである。(Object of the Invention) The present invention solves the above-mentioned conventional problems, and provides a method for forming multilayer wiring in which disconnection does not occur between upper and lower electrodes and wiring layers even when the glabella insulating layer is formed thickly. .
（発明の構成）
上記目的を達成するために、本発明は、露光用の光を実
質的に透過する基板の一主面に、前記光を透過する材質
からなる下部電極・配線層を形成する工程と、下部電極
・配線層の上部電極・配線層とのコンタクト部に前記光
を透過しない導電膜を形成する工程と、以上の工程を経
た基板の一主面に感光性ポリイミド樹脂層を形成する工
程と、基板の他の主面側から前記光を照射して露光、現
像し、導電膜上のポリイミド樹脂を除去してコンタクト
ホールを形成する工程と、導電膜を介して下部電極・配
線層と接続された上部電極・配線層をポリイミド樹脂層
上に形成する工程とからなる多層配線形成方法を採用す
る。(Structure of the Invention) In order to achieve the above object, the present invention forms a lower electrode/wiring layer made of a material that transmits the light on one main surface of a substrate that substantially transmits the exposure light. step, forming a conductive film that does not transmit light at the contact portion of the lower electrode/wiring layer with the upper electrode/wiring layer, and forming a photosensitive polyimide resin layer on one main surface of the substrate that has undergone the above steps. A step of irradiating the light from the other main surface side of the substrate, exposing and developing it, and removing the polyimide resin on the conductive film to form a contact hole, and a step of forming a contact hole through the conductive film. A multilayer wiring formation method is adopted, which includes a step of forming an upper electrode/wiring layer connected to the layer on a polyimide resin layer.
上記方法によれば、層間絶縁層としてのポリイミド樹脂
層に好ましい形状のコンタクトホールが形成され、ピン
ホールや断線のない多層配線を構成することができる。According to the above method, a contact hole of a preferable shape is formed in the polyimide resin layer as an interlayer insulating layer, and a multilayer wiring without pinholes or disconnections can be constructed.
（実施例） 以下図面に基づいて実施例を詳細に説明する。(Example) Embodiments will be described in detail below based on the drawings.
第１図は、本発明の一実施例を示したもので、第２図と
同一名称のものには同一符号を付してあり、また８は導
電膜である。FIG. 1 shows an embodiment of the present invention, in which parts with the same names as those in FIG. 2 are given the same reference numerals, and 8 is a conductive film.
基板１としては露光用の光を実質的に透過する例えばガ
ラス基板が使用され、第１図（ａ）に示したように、そ
の基板１の一主面に下部電極・配線層２が形成される。For example, a glass substrate that substantially transmits exposure light is used as the substrate 1, and as shown in FIG. 1(a), a lower electrode/wiring layer 2 is formed on one main surface of the substrate 1. Ru.
この下部電極・配線層２も前記光を透過する材質からな
り、例えばＩｒ＋４０ｉ １ＳｎＯ，あるいはこれらの
混合物ないしはそれにｓｂなどを０．１〜３％ドープし
たものが使用できる。This lower electrode/wiring layer 2 is also made of a material that transmits the light, such as Ir+40i 1SnO, a mixture thereof, or a material doped with 0.1 to 3% of sb or the like.
成膜法としてはイオンブレーティング、スパッタリング
、スプレー法等が適用され、膜厚は５００〜２０００人
とする。パターン化は通常のフォトリソグラフィー、エ
ッチャントとして１（Ｃｆｆ（Ｚｎ触媒）が用いられる
。Ion blasting, sputtering, spraying, etc. are applied as the film forming method, and the film thickness is 500 to 2,000. Patterning is carried out by ordinary photolithography, and 1 (Cff (Zn catalyst)) is used as an etchant.
次に、第１図（ｂ）に示したように、下部電極・配線層
２の一部、即ち後工程で形成される上部電極・配線層と
の接続部に、前記光を透過しない導電膜８が形成される
。この導電膜８としては、ＡＱ。Next, as shown in FIG. 1(b), a conductive film that does not transmit the light is applied to a part of the lower electrode/wiring layer 2, that is, the connection part with the upper electrode/wiring layer to be formed in a later process. 8 is formed. This conductive film 8 is made of AQ.
ＮｉＣｒ、 Ｆｅ、 Ｎｉ、 Ｃｒなどが使用され、成
膜法は真空蒸着法あるいはスパッタリング、膜厚７００
〜５０００人、パターン化エッチャントとしては湿式で
Ａ＆の場合はＨ，ＰＯ４系、ＮｉＣｒ、Ｃｒの場合は硝
酸セリウム系、Ｎｉ、 Ｆｅの場合はｌＩｃｌｌ−１１
ＮＯ３系、ドライ式ではＣＦ４あるいはＣＣｆｆ４のプ
ラズマエッチが使用される。NiCr, Fe, Ni, Cr, etc. are used, and the film formation method is vacuum evaporation or sputtering, and the film thickness is 700 mm.
~5000 people, wet patterning etchant: H, PO4 type for A&, cerium nitrate type for NiCr, Cr, lIcll-11 for Ni, Fe
In the case of NO3 type and dry type, CF4 or CCff4 plasma etching is used.
以上の工程を経た基板上に、第１図（ｃ）に示したよう
に、感光性ポリイミド樹脂層３が形成される。この種の
感光性ポリイミド樹脂は数社から市販されており、容易
に入手できる。ポリイミド樹脂はスピンナ法により塗布
され、８０°Ｃのプリベーク処理が施される。膜厚は３
〜４μｍとする。このようにして形成されたポリイミド
樹脂層３は。A photosensitive polyimide resin layer 3 is formed on the substrate that has undergone the above steps, as shown in FIG. 1(c). This type of photosensitive polyimide resin is commercially available from several companies and can be easily obtained. The polyimide resin is applied by a spinner method and prebaked at 80°C. Film thickness is 3
~4 μm. The polyimide resin layer 3 thus formed is as follows.
基板１の裏面からの紫外線５の照射によって露光される
。ここで導電膜８がマスクとなり、その上部のポリイミ
ド樹脂が硬化せず、専用の現像液によって現像すると、
その部分の樹脂が除去され、第１図（ｄ）に示したよう
な形状のコンタクトホール６が形成される。The substrate 1 is exposed by irradiation with ultraviolet light 5 from the back surface thereof. Here, the conductive film 8 serves as a mask, and the polyimide resin on top of it does not harden, and when developed with a special developer,
The resin in that area is removed, and a contact hole 6 having the shape shown in FIG. 1(d) is formed.
２００〜４００℃でポストベーク処理が施された後、第
１図（ｅ）に示したように、例えばＡＱの蒸着によって
上部電極・配線層７が形成される。After post-baking at 200 to 400[deg.] C., the upper electrode/wiring layer 7 is formed, for example, by vapor deposition of AQ, as shown in FIG. 1(e).
次に、従来方法と本発明方法とを比較した具体例を示す
。Next, a specific example comparing the conventional method and the method of the present invention will be shown.
下部及び上部電極・配線幅・・・２５０μｍ、コンタク
トホールサイズ ・・・２００μｍ Ｘ ２００μｍポ
リイミド樹脂層膜厚（硬化後）・・・３μｍとし、下部
配線（ｎｔ〜ｎ、３０）、上部配線（ｍ １〜ｍ３Ｑ）
で各３０本ずつのマトリクス配線を形成した。コンタク
ト部はｎ＋＝ｍｔ（ｔ＝ｌ〜３０）の３０点であり、ク
ロス部は３０２−３０ ＝ ８７０点であった。Lower and upper electrode/wiring width: 250 μm, contact hole size: 200 μm x 200 μm, polyimide resin layer thickness (after curing): 3 μm, lower wiring (nt to n, 30), upper wiring (m 1~m3Q)
A matrix wiring of 30 wires each was formed. The contact part had 30 points of n+=mt (t=1 to 30), and the cross part had 302-30=870 points.
従来法でこれを形成したとき（ただし下部配線はＮｉＣ
ｒ １０００人、上部配線はＡＱ ５０００人）、コン
タクト部の断線箇所は２０点であった。When this is formed using the conventional method (however, the lower wiring is made of NiC)
r 1,000 people, upper wiring AQ 5,000 people), and there were 20 disconnections in the contact area.
これに対し本発明方法では（ただし下部配線はＩｎ−３
ｎ・０１．０００人、導電膜はＣｒ ５００人、上部配
線はＡＱ ３０００人）、断線は全くなかった。On the other hand, in the method of the present invention (however, the lower wiring is In-3
(n・01,000 people, conductive film made of Cr 500 people, upper wiring made AQ 3000 people), and there were no disconnections at all.
（発明の効果）
以上説明したように、本発明によれば、層間絶縁層に形
成されるコンタクトホールの形状が好ましい方向のテー
パー状となり、上下電極・配線層間の接続が確実になっ
て多層配線の信頼性が向上する。しかも露光工程におい
てフォトマスクを必要とせず、製造工程が簡略化される
利点がある。(Effects of the Invention) As explained above, according to the present invention, the shape of the contact hole formed in the interlayer insulating layer is tapered in a preferable direction, and the connection between the upper and lower electrodes and wiring layers is ensured, and the multilayer wiring reliability is improved. Moreover, there is an advantage that a photomask is not required in the exposure process, and the manufacturing process is simplified.
第１図は、本発明の一実施例の一連の製造工程を示す図
、第２図は、従来例の製造工程を示す図である。
１ ・・・基板、 ２ ・・・下部電極・配線層、３
・・・ポリイミド樹脂層、 ５ ・・・紫外線、６
・・・コンタクトホール、 ７ ・・・上部電極・配線
層、 ８ ・・・導電膜。
特許出願人 株式会社 リ コー
第１図
（ａ）
第２図
（ａ）
（Ｃ）FIG. 1 is a diagram showing a series of manufacturing steps of an embodiment of the present invention, and FIG. 2 is a diagram showing a manufacturing process of a conventional example. 1...Substrate, 2...Lower electrode/wiring layer, 3
... Polyimide resin layer, 5 ... Ultraviolet light, 6
. . . Contact hole, 7 . . . Upper electrode/wiring layer, 8 . . . Conductive film. Patent applicant Ricoh Co., Ltd. Figure 1 (a) Figure 2 (a) (C)
Claims (1)
光を透過する材質からなる下部電極・配線層を形成する
工程と、前記下部電極・配線層の上部電極・配線層との
コンタクト部に前記光を透過しない導電膜を形成する工
程と、以上の工程を経た前記基板の一主面に感光性ポリ
イミド樹脂層を形成する工程と、前記基板の他の主面側
から前記光を照射して露光、現像し、前記導電膜上のポ
リイミド樹脂を除去してコンタクトホールを形成する工
程と、前記導電膜を介して前記下部電極・配線層と接続
された上部電極・配線層をポリイミド樹脂層上に形成す
る工程とからなることを特徴とする多層配線形成方法。A step of forming a lower electrode/wiring layer made of a material that transmits the light on one main surface of the substrate that substantially transmits exposure light; and a step of forming an upper electrode/wiring layer of the lower electrode/wiring layer. a step of forming a conductive film that does not transmit the light on the contact portion; a step of forming a photosensitive polyimide resin layer on one main surface of the substrate that has undergone the above steps; A step of exposing and developing the polyimide resin on the conductive film to form a contact hole, and forming an upper electrode/wiring layer connected to the lower electrode/wiring layer via the conductive film. 1. A method for forming multilayer wiring, comprising a step of forming the wiring on a polyimide resin layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23774085A JPS6298799A (en) | 1985-10-25 | 1985-10-25 | Formation of multilayer wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23774085A JPS6298799A (en) | 1985-10-25 | 1985-10-25 | Formation of multilayer wiring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6298799A true JPS6298799A (en) | 1987-05-08 |
Family
ID=17019769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23774085A Pending JPS6298799A (en) | 1985-10-25 | 1985-10-25 | Formation of multilayer wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298799A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312991A (en) * | 1989-06-12 | 1991-01-21 | Tokuyama Soda Co Ltd | Manufacturing method of electromagnetic shield wiring board |
| WO2004068516A1 (en) * | 2003-01-31 | 2004-08-12 | Tdk Corporation | Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet |
| WO2017209178A1 (en) * | 2016-06-02 | 2017-12-07 | 富士フイルム株式会社 | Pattern production method, semiconductor device production method, and laminate |
-
1985
- 1985-10-25 JP JP23774085A patent/JPS6298799A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312991A (en) * | 1989-06-12 | 1991-01-21 | Tokuyama Soda Co Ltd | Manufacturing method of electromagnetic shield wiring board |
| WO2004068516A1 (en) * | 2003-01-31 | 2004-08-12 | Tdk Corporation | Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet |
| US7540931B2 (en) | 2003-01-31 | 2009-06-02 | Tdk Corporation | Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet |
| WO2017209178A1 (en) * | 2016-06-02 | 2017-12-07 | 富士フイルム株式会社 | Pattern production method, semiconductor device production method, and laminate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067840B1 (en) | Method of fabricating a solid state electrooptical device having a transparent metal oxide electrode | |
| WO2002037574A1 (en) | Method of patterning thin film and tft array substrate using it and production method therefor | |
| JPS6298799A (en) | Formation of multilayer wiring | |
| JPH0795509B2 (en) | Method of forming resist pattern | |
| JPS5854454B2 (en) | Method for manufacturing face plate for image pickup tube | |
| JPH081884B2 (en) | Method of forming resist pattern | |
| JPS6386550A (en) | Formation of multilayer interconnection layer | |
| JPH0361931B2 (en) | ||
| JPH05174708A (en) | Manufacture of fluorescent display tube | |
| JP3003119B2 (en) | Electrode plate for display element and method of manufacturing the same | |
| JPS62262890A (en) | Manufacture of active matrix element | |
| JP2644847B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JPH08124676A (en) | Heat resisting substrate structure for thin film el element | |
| JPS6040184B2 (en) | Manufacturing method of semiconductor device | |
| JPH02288237A (en) | Manufacture of thin film transistor | |
| JP2513722B2 (en) | Method of manufacturing thin film transistor matrix | |
| JP2804253B2 (en) | Electronic device | |
| JPH01279408A (en) | Coil forming method for thin film magnetic head | |
| JPS5928068B2 (en) | Method of forming photoconductive thin film | |
| JPS6151968A (en) | Manufacture of semiconductor device | |
| JPH07296719A (en) | Manufacture of gas electric discharge display panel | |
| JPH01307280A (en) | Manufacture of thin-film element | |
| JPS61210664A (en) | Electrode forming method | |
| JPS5843540A (en) | Wiring formation in semiconductor device | |
| JPH0212796A (en) | Forming method for electrode of thin film el element |