JPS62262890A - Manufacture of active matrix element - Google Patents

Manufacture of active matrix element

Info

Publication number
JPS62262890A
JPS62262890A JP61106167A JP10616786A JPS62262890A JP S62262890 A JPS62262890 A JP S62262890A JP 61106167 A JP61106167 A JP 61106167A JP 10616786 A JP10616786 A JP 10616786A JP S62262890 A JPS62262890 A JP S62262890A
Authority
JP
Japan
Prior art keywords
electrode
layer
insulating film
photomask
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61106167A
Other languages
Japanese (ja)
Inventor
河島 朋之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP61106167A priority Critical patent/JPS62262890A/en
Publication of JPS62262890A publication Critical patent/JPS62262890A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】[Detailed description of the invention] 【発明の属する技術分野】[Technical field to which the invention pertains]

本発明は、液晶ディスプレイなどの表示装置の駆動に用
いるアクティブマトリクス素子の製造方法に関する。
The present invention relates to a method of manufacturing an active matrix element used for driving a display device such as a liquid crystal display.

【従来技術とその問題点】[Prior art and its problems]

液晶ディスプレイなどの薄型表示装置は、電卓や時計な
どの小型電子機器用の表示装置として大量に使用されて
いるが、現在では表示画面の大型化と高画質化を目標と
している。大画面で高画質な表示を行う場合には、画面
の各画素にスイッチング素子を設けたアクティブマトリ
クス方式が有効である。アクティブマトリクス方式に用
いるスイッチング素子としては、薄膜トランジスタ (
TPT)などの三端子素子やMIM (金属−絶縁体−
金属)素子、バリスタ、ダイオードなどの二端子の非線
形素子などが提案され、特に二端子の非線形素子は構造
が簡単であるという特徴から、三端子素子を用いるアク
ティブマトリクス方式よりも製造コストの点で優れてい
る。−例としては、ダイオードを用いる非線形素子によ
る表示装置が特開昭59−57273公報に記載されて
いる。 アクティブマトリクス方式による表示装置では、表示特
性を向上させるために、表示画面の開口率を大きくしス
イッチング素子の容量を小さくする必要から、微小面積
のスイッチング素子を基板上に高密度に形成することが
要求される。このため、スイッチング素子を製造の際に
は、フォトマスクのパターンを正確に位置合わせしてパ
ターニングするフォトリソグラフィ工程を繰り返すこと
による微細加工技術が必要となる。 ところが、従来の非線形素子を用いるアクティブマトリ
クス方式では、非線形素子の製造工程において、パター
ン形成するときに使用するフォトマスクの数が多く、従
って高精度の微細加工技術が要求されるフォトリソグラ
フィ工程の繰り返す回数が多くなるため、歩留りが低下
し、その結果コストが上昇してしまうという問題があっ
た。 以下、従来の非線形素子の製造工程の問題点について、
図面を引用して具体的に説明する。 第3図(al〜telに、従来のダイオードを用いる非
線形素子の製造工程を示す。ガラス基板1の上に被着し
た透明導電層から第一のフォトマスクを用いて画素電極
21および走査電極22を形成し (第3図(a))、
次に第一電極層30.アモルファスシリコン層40およ
び第二電極層50を形成し (第3図山))、第二のフ
ォトマスクを用いて第一電極層30.アモルファスシリ
コン層40および第二電極層50をパターニングするこ
とにより、第一電極3.アモルファスシリコン領域41
第二電極5からなるダイオード6を形成する (第3図
(C))。つづいて絶縁膜を被着してダイオード6の上
部にコンタクトホール8を形成するように第三のフォト
マスクで絶縁膜7をパターニングしく第3図(dl)、
そして配線電極層を形成し、第四のフォトマスクで配線
電極9をパターニングする (第3図(e))。このよ
うに、従来の製造方法では4種類のフォトマスクが必要
であり、これら4種類のフォトマスクを順次使用して、
高精度の位置合わせを行い微細加工するフォトリソグラ
フィ工程を繰り返さなければならないので、歩留りが低
下し、その結果コストが上昇してしまう。このため従来
の非線形素子を用いるアクティブマトリクス方式は、大
画面で高画質な表示装置には実用化されていない。
Thin display devices such as liquid crystal displays are used in large quantities as display devices for small electronic devices such as calculators and watches, but the current goal is to increase the size of the display screen and improve the image quality. When performing high-quality display on a large screen, an active matrix method in which each pixel of the screen is provided with a switching element is effective. Thin film transistors (
TPT) and other three-terminal elements and MIM (metal-insulator-
Two-terminal nonlinear elements such as metal) elements, varistors, and diodes have been proposed.In particular, two-terminal nonlinear elements have a simple structure, so they are cheaper to manufacture than active matrix systems using three-terminal elements. Are better. - As an example, a display device using a nonlinear element using a diode is described in Japanese Patent Laid-Open No. 59-57273. In active matrix display devices, in order to improve display characteristics, it is necessary to increase the aperture ratio of the display screen and reduce the capacitance of the switching elements, so it is necessary to form switching elements with small areas at high density on the substrate. required. For this reason, when manufacturing switching elements, a microfabrication technique is required that involves repeating a photolithography process for accurately positioning and patterning a pattern on a photomask. However, in the conventional active matrix method using nonlinear elements, a large number of photomasks are used to form patterns in the manufacturing process of the nonlinear elements, and therefore the photolithography process, which requires high-precision microfabrication technology, is repeated. Since the number of times is increased, there is a problem that the yield decreases and as a result, the cost increases. Below, we will discuss the problems of the conventional nonlinear element manufacturing process.
This will be explained in detail with reference to the drawings. FIG. 3 (al to tel) shows the manufacturing process of a nonlinear element using a conventional diode. A transparent conductive layer is deposited on a glass substrate 1, and a pixel electrode 21 and a scanning electrode 22 are formed using a first photomask. (Figure 3(a)),
Next, the first electrode layer 30. An amorphous silicon layer 40 and a second electrode layer 50 are formed (Fig. 3)), and a second photomask is used to form the first electrode layer 30. By patterning the amorphous silicon layer 40 and the second electrode layer 50, the first electrode 3. Amorphous silicon region 41
A diode 6 consisting of the second electrode 5 is formed (FIG. 3(C)). Next, an insulating film is deposited and the insulating film 7 is patterned using a third photomask so as to form a contact hole 8 above the diode 6, as shown in FIG.
Then, a wiring electrode layer is formed, and the wiring electrode 9 is patterned using a fourth photomask (FIG. 3(e)). In this way, the conventional manufacturing method requires four types of photomasks, and these four types of photomasks are used sequentially.
Since it is necessary to repeat the photolithography process for highly accurate positioning and microfabrication, the yield decreases and, as a result, the cost increases. For this reason, the conventional active matrix method using nonlinear elements has not been put to practical use in large-screen, high-quality display devices.

【発明の目的】[Purpose of the invention]

本発明は、従来の問題点を解決し、製造工程の簡単でフ
ォトマスクの種類が少なく、大画面、高画質の表示装置
に使用できるアクティブマトリクス素子の製造方法を提
供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing an active matrix element that solves the conventional problems, has a simple manufacturing process, uses fewer types of photomasks, and can be used for large-screen, high-quality display devices.

【発明の要点】[Key points of the invention]

本発明は、透明絶縁基板上に透明導電層、第−i極層、
半導体層および第二電極層を積層したのち、第一のフォ
トマスクを用いて第二電極層、半導体層、第一電極層お
よび透明導電層を順次画素電極および走査電極と同一パ
ターンにパターニングする工程と、絶縁膜を被着し、そ
の絶縁膜を基板を通じての露光によるフォトエツチング
によってパターニングする工程と、第二のフォトマスク
を用いて順次パターニングすることにより画素電極およ
び走査電極の上にそれぞれ非線形素子の少なくとも第二
電極および半導体層を形成する工程と、配線電極層を被
着して第三のフォトマスクを用いてパターニングするこ
とにより非線形素子と走査電極および画素電極とをそれ
ぞれ接続する配線電極を形成する工程とを含むもので、
フォトマスクを3種類より必要としないので上述の目的
が達成される。
The present invention provides a transparent conductive layer, an i-th pole layer,
After laminating the semiconductor layer and the second electrode layer, a step of sequentially patterning the second electrode layer, the semiconductor layer, the first electrode layer, and the transparent conductive layer in the same pattern as the pixel electrode and the scanning electrode using the first photomask. A process of depositing an insulating film and patterning the insulating film by photoetching using exposure through the substrate, and sequential patterning using a second photomask to form nonlinear elements on the pixel electrode and the scanning electrode, respectively. forming at least a second electrode and a semiconductor layer, and depositing a wiring electrode layer and patterning it using a third photomask to form wiring electrodes that connect the nonlinear element to the scanning electrode and the pixel electrode, respectively. It includes the step of forming,
The above objective is achieved because no more than three types of photomasks are required.

【発明の実施例】[Embodiments of the invention]

第2図は本発明により製造されるアクティブマトリクス
素子の平面図であり、第1図ta+〜(e)は本発明の
第一の実施例の製造工程を第2図のA−A’線断面にお
いて示しており、第3図と共通の部分には同一の符号が
付されている。 先ず、ガラス基板1の上にスパッタリング法により膜厚
700人の170層20.真空蒸着法により膜厚100
0人のCr層30.プラズマCVD法により膜厚500
0人のアモルファスシリコン層40および真空蒸着法に
より膜厚1000人のCr層50を形成した後(第1図
(at)、第一のフォトマスクによりCr層50はCC
1,とOアガスを用い、アモルファスシリコン層40は
CF、  と02ガスを用い、Cr層30はCCl4と
0□ガスを用いてプラズマエツチングすることにより、
さらに170層20は塩化第2鉄と塩酸の水溶液を用い
てウェットエツチングすることにより、画素電極21お
よびそれと同一パターンのCr層31.アモルファスシ
リコン層41. Cr層51ならびに走査電極22およ
びそれと同一パターンのCr層32.アモルファスシリ
コン層42. Cr層52を形成する (第1図(b)
)。 膜70を形成し、ネガレジスト膜10を被着した後ガラ
ス基板1側より光11を照射し、最初のパターニングで
形成したCr層31.32をマスクにしてネガレジスト
10の露光を行う (第1図(C))。露光後ネガレジ
スト10を現像すると画素電極21.走査電極22上以
外の部分にネガレジスト10が残り、このネガレジスト
をマスクにしてSi3N4膜70をCF4 と0□ガス
を用いてプラズマエツチングすることによりパターニン
グすると、画素電極21.走査電極22のパターン以外
の部分に5iJ4膜71が残る (第1図(d))。 次に、第二のフォトマスクによりレジスト12のパター
ンを形成し、レジスト12をマスクにしてCr層5L 
52はCC1,と0□ガスを用い、アモルファスシリコ
ン層41.42はCF、と0□ガスを用いプラズマエツ
チングしてダイオード素子6のCr電極5およびアモル
ファスシリコン領域4をパターニングする。 このアモルファスシリコン層をプラズマエツチングの際
にCF4 と0.のガスにより同時にレジスト12のパ
ターンで覆われない部分の5izNa膜71もプラズマ
エツチングにより除去され、第2図に示すバターンの絶
縁膜7が生ずる (第1図(e))。最後に、スパッタ
リング法により膜厚1pのA1層を形成し第三のフォI
・マスクにより、硝酸および酢酸の混合液を用いてウェ
ットエツチングすることによって、配線電極9を、また
Cr層31をCCl4と0□ガスを用いプラズマエツチ
ングすることによってダイオード素子6の下部Cr電極
3および走査電極21上のCr層33をパターニングす
る (第1図(f))。ダイオード素子6は第2図で斜
線で示した領域で、第一のフォトマスクのパターンと第
二のフォトマスクのパターンの重なる領域で形成され、
第2図に示すように同様に画素電極21の上に形成され
る素子と並列逆方向に接続されている。第1図に示した
走査電極22上に形成された素子は、上部Cr電極5と
Cr層33に接触する配線電極9により画素電極21に
接続される。以上のように本発明による製造方法では、
3種類のフォトマスクを用いるのみであるから、製造工
程が簡略化される。 第4図(al〜(C1は第二の実施例の製造工程を順次
水゛榮逝面図である。 この実施例では、絶縁膜72として感光性ポリイミドを
使用する。感光性ポリイミドとしては日立化成商品名P
L−1,100,東し商品名フォトニースUR3100
あるいはメルク社商品名セレクティラソクスHTR−2
などを使用できる。第一のフォトマスクを用いて第二電
極層、半導体層、第一電極層および透明導電層をパター
ニングして第二電極層51゜52)半導体層41.42
.第一電極層31.32を画素電極21.走査電極22
と同一パターンに形成したのち、感光性ポリイミド膜7
2をスピンコーティング法により形成し、ガラス基板1
側より光11を照射し、パターニングされた第一電極層
31.32をマスクにして感光性ポリイミドを露光する
 (第4図(a))。 現像液により感光性ポリイミドを現像すると、画素電極
21.走査電極22上以外の部分に感光性ポリイミド膜
のパターン73が残る (第4図(b))。感光性ポリ
イミド膜73の加熱処理後、第二のフォトマスクを用い
てダイオード素子6の第二電極5と半導体領域4をパタ
ーニングする。そして配線電極層を形成し、第三のフォ
トマスクを用いて配線電極9とダイオード素子6の第一
電極3および配線電極9と画素電極21の間の第一電極
層33をパターニングする (第4図(C))。第二の
実施例では、絶縁膜として感光性ポリイミドを使用する
ことにより、レジストの塗布、現像および除去などの工
程が不要となり、製造工程をさらに簡略化できる。 第5図(a)〜fd)は第三の実施例の製造工程を示す
断面図である。第一、第二の実施例と同様に第二電極層
51.52.半導体層4L 42.第一電極層31゜3
2および画素電極21.走査電極22をパターニングで
形成したのち絶縁膜を被着し、第一の実施例あるいは第
二の実施例と同様な方法でパターニングして画素電極2
1.走査電極22の上坂外の部分に絶縁膜のパターン7
1を残す (第5図(a))。次に第一配線電極層91
を被着する (第5図(b))。つづいて第二のフォト
マスクを用いて電極層91をパターニングし、形成され
たパターン92をマスクとして第二電極層51.52.
半導体層41.42および絶縁膜71をパターニングし
てダイオード素子6の第二電極5、半導体領域4および
絶縁膜7を形成する (第5図(C))。次いで第二配
線電極層を被着し、第三のフォトマスクを用いてパター
ニングすることにより、画素電極21と第一配線電極9
2を電気的に接続する第二配線電極93を形成する。そ
してこの第二配線電極93と第二のフォトマスクを用い
てパターニングした第一配線電極92とをマスクとして
第一電極層31.32の不要部分を除去し、ダイオード
素子6の第一電極3および第二配線電極93と画素電極
21の間に介在する第一電極層33を形成する(第5図
(d))。 上記の各実施例においては、配線電極9または93と画
素電極21の間に第一電極層33が存在しているのは、
配線電極にMを用いた場合、ITOなどの透明導電層と
の付着性が良好でないので、透明導電層との付着性のよ
いCr層などを介在せしめたものであるが、第3図に示
す従来技術のように配¥a電極と画素電極または走査電
極とを直接接触させてもよい。その場合は第二のフォト
マスクを用いてのパターニング時に第二電極層51.半
導体41に次いで第一電極層31も除去する。 上記の各実施例における透明絶縁基板1にはガラス基板
の代わりに高分子基板を用いてもよく、透明電極21.
22にはITOのほかSnO,あるいは金属薄膜を用い
ることができる。第一電極3および第二電極5は半導体
層4への光の入射の遮蔽や透明電極21.22あるいは
配線電極9,92と半導体層4との相互拡散などによる
素子特性の低下を防止するためのもので、CrのほかT
i、 Ni+ Moなどの金属から、また半導体層4は
非晶質あるいは多結晶シリコンなどからなり、絶縁膜は
上述のSi3N4あるいは感光性ポリイミドのはかSi
ngなどの無機材料あるいは有機材料で形成され、配線
電極9,92゜93にはりのほかにCr層 Ti+ N
i、 Moなどの金属材料が用いられる。各層の形成方
法としては、真空蒸着法、スパッタリング法、プラズマ
CVD法あるいはスピンコーティング法などが適用でき
る。
FIG. 2 is a plan view of an active matrix element manufactured according to the present invention, and FIG. The same parts as in FIG. 3 are given the same reference numerals. First, 170 layers with a thickness of 700 mm and 20 mm are deposited on a glass substrate 1 by sputtering. Film thickness: 100 mm by vacuum evaporation method
0 Cr layer 30. Film thickness: 500 mm by plasma CVD method
After forming an amorphous silicon layer 40 with a thickness of 1000 and a Cr layer 50 with a thickness of 1000 by vacuum evaporation (see FIG.
By plasma etching the amorphous silicon layer 40 using CF, 02 gas, and CCl4 and 0□ gas for the Cr layer 30,
Further, the pixel electrode 21 and the Cr layer 31 with the same pattern as the pixel electrode 21 are etched by wet etching using an aqueous solution of ferric chloride and hydrochloric acid. Amorphous silicon layer 41. Cr layer 51, scanning electrode 22, and Cr layer 32 with the same pattern. Amorphous silicon layer 42. Form a Cr layer 52 (Fig. 1(b)
). After forming the film 70 and depositing the negative resist film 10, the light 11 is irradiated from the glass substrate 1 side, and the negative resist 10 is exposed using the Cr layers 31 and 32 formed in the first patterning as a mask. Figure 1 (C)). When the negative resist 10 is developed after exposure, the pixel electrode 21. Negative resist 10 remains on the area other than on the scanning electrode 22, and using this negative resist as a mask, the Si3N4 film 70 is patterned by plasma etching using CF4 and 0□ gas, and the pixel electrode 21. The 5iJ4 film 71 remains in areas other than the pattern of the scanning electrode 22 (FIG. 1(d)). Next, a pattern of the resist 12 is formed using a second photomask, and the Cr layer 5L is formed using the resist 12 as a mask.
52 uses CC1 and 0□ gases, and the amorphous silicon layers 41 and 42 use CF and 0□ gases to pattern the Cr electrode 5 and amorphous silicon region 4 of the diode element 6 by plasma etching. This amorphous silicon layer is etched with CF4 and 0.00% during plasma etching. At the same time, the portions of the 5izNa film 71 that are not covered by the pattern of the resist 12 are also removed by plasma etching, and the insulating film 7 in the pattern shown in FIG. 2 is formed (FIG. 1(e)). Finally, an A1 layer with a thickness of 1p is formed by sputtering, and a third photoI layer is formed.
- Using a mask, wet etching is performed using a mixture of nitric acid and acetic acid to form the wiring electrode 9, and the Cr layer 31 is plasma etched using CCl4 and 0□ gas to form the lower Cr electrode 3 and the diode element 6. The Cr layer 33 on the scanning electrode 21 is patterned (FIG. 1(f)). The diode element 6 is formed in the shaded area in FIG. 2, where the pattern of the first photomask and the pattern of the second photomask overlap,
As shown in FIG. 2, they are connected in parallel and in the opposite direction to the elements formed on the pixel electrode 21 in the same way. The element formed on the scanning electrode 22 shown in FIG. 1 is connected to the pixel electrode 21 by a wiring electrode 9 that contacts the upper Cr electrode 5 and the Cr layer 33. As described above, in the manufacturing method according to the present invention,
Since only three types of photomasks are used, the manufacturing process is simplified. FIG. 4 (al~(C1) is a sequential view showing the manufacturing process of the second embodiment. In this embodiment, photosensitive polyimide is used as the insulating film 72. As the photosensitive polyimide, Hitachi Chemical product name P
L-1,100, East product name Photonice UR3100
Or Merck's product name Selectirasox HTR-2
etc. can be used. The second electrode layer, the semiconductor layer, the first electrode layer and the transparent conductive layer are patterned using the first photomask to form the second electrode layer 51.52) Semiconductor layer 41.42
.. The first electrode layer 31.32 is connected to the pixel electrode 21. Scanning electrode 22
After forming the same pattern as the photosensitive polyimide film 7
2 is formed by a spin coating method, and the glass substrate 1
Light 11 is irradiated from the side, and the photosensitive polyimide is exposed using the patterned first electrode layers 31 and 32 as a mask (FIG. 4(a)). When the photosensitive polyimide is developed with a developer, the pixel electrode 21. A pattern 73 of the photosensitive polyimide film remains in a portion other than on the scanning electrode 22 (FIG. 4(b)). After heat-treating the photosensitive polyimide film 73, the second electrode 5 of the diode element 6 and the semiconductor region 4 are patterned using a second photomask. Then, a wiring electrode layer is formed, and the wiring electrode 9 and the first electrode 3 of the diode element 6 and the first electrode layer 33 between the wiring electrode 9 and the pixel electrode 21 are patterned using a third photomask. Figure (C)). In the second embodiment, by using photosensitive polyimide as the insulating film, steps such as resist coating, development, and removal are unnecessary, and the manufacturing process can be further simplified. FIGS. 5(a) to 5(fd) are cross-sectional views showing the manufacturing process of the third embodiment. As in the first and second embodiments, second electrode layers 51, 52. Semiconductor layer 4L 42. First electrode layer 31°3
2 and pixel electrode 21. After forming the scanning electrode 22 by patterning, an insulating film is deposited and patterned in the same manner as in the first embodiment or the second embodiment to form the pixel electrode 2.
1. An insulating film pattern 7 is formed on the outside of the upper slope of the scanning electrode 22.
1 remains (Figure 5(a)). Next, the first wiring electrode layer 91
(Fig. 5(b)). Subsequently, the electrode layer 91 is patterned using a second photomask, and the formed pattern 92 is used as a mask for the second electrode layer 51, 52.
The semiconductor layers 41, 42 and the insulating film 71 are patterned to form the second electrode 5 of the diode element 6, the semiconductor region 4, and the insulating film 7 (FIG. 5(C)). Next, a second wiring electrode layer is deposited and patterned using a third photomask, thereby forming the pixel electrode 21 and the first wiring electrode 9.
A second wiring electrode 93 is formed to electrically connect 2. Then, using this second wiring electrode 93 and the first wiring electrode 92 patterned using a second photomask as a mask, unnecessary portions of the first electrode layer 31 and 32 are removed, and the first electrode 3 and the first electrode layer of the diode element 6 are removed. A first electrode layer 33 interposed between the second wiring electrode 93 and the pixel electrode 21 is formed (FIG. 5(d)). In each of the above embodiments, the first electrode layer 33 exists between the wiring electrode 9 or 93 and the pixel electrode 21 because
When M is used for the wiring electrode, it does not have good adhesion to a transparent conductive layer such as ITO, so a Cr layer or the like which has good adhesion to the transparent conductive layer is interposed. The a electrode and the pixel electrode or the scan electrode may be brought into direct contact as in the prior art. In that case, the second electrode layer 51. Next to the semiconductor 41, the first electrode layer 31 is also removed. A polymer substrate may be used instead of the glass substrate for the transparent insulating substrate 1 in each of the above embodiments, and the transparent electrode 21.
In addition to ITO, SnO or a metal thin film can be used for 22. The first electrode 3 and the second electrode 5 are used to block light from entering the semiconductor layer 4 and to prevent deterioration of device characteristics due to mutual diffusion between the transparent electrodes 21, 22 or the wiring electrodes 9, 92 and the semiconductor layer 4. In addition to Cr, T
The semiconductor layer 4 is made of amorphous or polycrystalline silicon, and the insulating film is made of the above-mentioned Si3N4 or photosensitive polyimide.
The wiring electrodes 9, 92゜93 are made of an inorganic material such as NG or an organic material, and in addition to the beams, a Cr layer Ti+N
Metal materials such as i and Mo are used. As a method for forming each layer, a vacuum evaporation method, a sputtering method, a plasma CVD method, a spin coating method, or the like can be applied.

【発明の効果】【Effect of the invention】

本発明によれば、アクティブマトリクス方式の非線形素
子の側面を覆う絶縁膜のパターニングを画素電極あるい
は走査電極と同じフォトマスクを用いてパターニングさ
れた透明絶縁基板側の素子の第一電極層をマスクとして
基板を通しての露光によって行うことにより、絶縁膜の
パターニングのためのフォトマスクが不要となるため、
従来4種類を必要としたフォトマスクが3種類ですみ、
製造工程が簡単化され、均一で小さい容量の非線形素子
を有するアクティブマトリクス素子を得ることができる
According to the present invention, the insulating film covering the side surface of an active matrix type nonlinear element is patterned using the first electrode layer of the element on the transparent insulating substrate side, which is patterned using the same photomask as the pixel electrode or the scanning electrode, as a mask. By exposing light through the substrate, there is no need for a photomask for patterning the insulating film.
Only 3 types of photomasks are required compared to 4 types in the past.
The manufacturing process is simplified, and an active matrix element having a nonlinear element with uniform and small capacitance can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第一の実施例の製造工程を第2図のA
−A”線断面で順次示す断面図、第2図は第1図の実施
例により製造されたアクティブマトリクス素子の平面図
、第3図、第4図、第5図はそれぞれ本発明の第二、第
三、第四の実施例の製造工程を順次示す断面図である。 1ニガラス基板、20:ITO層、21:画素電極、2
2:走査電極、3 、30.3L 32.33. 5 
、50.51゜52 : Cr層、4.40.41.4
2:アモルファスシリコン層、6;ダイオード素子、7
.70.717絶縁膜、72.73:感光性ポリイミド
膜、9:配線電極、91:第−配線電極、92:第二配
線電極、10,12ニレジスト。
Figure 1 shows the manufacturing process of the first embodiment of the present invention.
2 is a plan view of the active matrix device manufactured according to the embodiment shown in FIG. 1, and FIGS. , are sectional views sequentially showing the manufacturing steps of the third and fourth embodiments. 1 Ni glass substrate, 20: ITO layer, 21: pixel electrode, 2
2: Scanning electrode, 3, 30.3L 32.33. 5
, 50.51°52: Cr layer, 4.40.41.4
2: Amorphous silicon layer, 6; Diode element, 7
.. 70.717 insulating film, 72.73: photosensitive polyimide film, 9: wiring electrode, 91: first wiring electrode, 92: second wiring electrode, 10, 12 resist.

Claims (1)

【特許請求の範囲】 1)透明絶縁基板上の画素電極と一方の走査電極の間に
基板側に第一電極、反対側に第二電極を備えた半導体層
からなり側面を絶縁膜で覆われる非線形素子が接続され
たものの製造の際に、透明絶縁基板上に透明導電層、第
一電極層、半導体層および第二電極層を積層したのち、
第一のフォトマスクを用いて第二電極層、半導体層、第
一電極層および透明導電層を順次画素電極および走査電
極と同一パターンにパターニングする工程と、絶縁膜を
被着し、該絶縁膜を基板を通じての露光によるフォトエ
ッチングによってパターニングする工程と、第二のフォ
トマスクを用いて順次パターニングすることにより画素
電極および走査電極の上にそれぞれ非線形素子の少なく
とも第二電極および半導体層を形成する工程と、配線電
極層を被着して第三のフォトマスクを用いてパターニン
グすることにより非線形素子と走査電極および画素電極
とをそれぞれ接続する配線電極を形成する工程とを含む
ことを特徴とするアクティブマトリクス素子の製造方法
。 2)特許請求の範囲第1項記載の方法において、絶縁膜
の上に感光性レジストを被着して絶縁膜のフォトエッチ
ングを行うことを特徴とするアクティブマトリクス素子
の製造方法。 3)特許請求の範囲第1項記載の方法において、絶縁膜
が感光性材料からなることを特徴とするアクティブマト
リクス素子の製造方法。
[Claims] 1) A semiconductor layer comprising a first electrode on the substrate side and a second electrode on the opposite side between a pixel electrode on a transparent insulating substrate and one scanning electrode, and the side surface is covered with an insulating film. When manufacturing a device to which nonlinear elements are connected, a transparent conductive layer, a first electrode layer, a semiconductor layer, and a second electrode layer are laminated on a transparent insulating substrate, and then
A step of sequentially patterning a second electrode layer, a semiconductor layer, a first electrode layer, and a transparent conductive layer in the same pattern as a pixel electrode and a scanning electrode using a first photomask, and depositing an insulating film, and depositing an insulating film on the insulating film. a step of patterning by photoetching by exposure through the substrate, and a step of forming at least a second electrode of the nonlinear element and a semiconductor layer on the pixel electrode and the scanning electrode, respectively, by sequential patterning using a second photomask. and a step of depositing a wiring electrode layer and patterning it using a third photomask to form wiring electrodes that connect the nonlinear element to the scanning electrode and the pixel electrode, respectively. A method for manufacturing a matrix element. 2) A method of manufacturing an active matrix element according to claim 1, characterized in that a photosensitive resist is deposited on the insulating film and the insulating film is photo-etched. 3) A method for manufacturing an active matrix element according to claim 1, wherein the insulating film is made of a photosensitive material.
JP61106167A 1986-05-09 1986-05-09 Manufacture of active matrix element Pending JPS62262890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61106167A JPS62262890A (en) 1986-05-09 1986-05-09 Manufacture of active matrix element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61106167A JPS62262890A (en) 1986-05-09 1986-05-09 Manufacture of active matrix element

Publications (1)

Publication Number Publication Date
JPS62262890A true JPS62262890A (en) 1987-11-14

Family

ID=14426718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61106167A Pending JPS62262890A (en) 1986-05-09 1986-05-09 Manufacture of active matrix element

Country Status (1)

Country Link
JP (1) JPS62262890A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137325A (en) * 1988-11-18 1990-05-25 Fuji Electric Co Ltd Method for inactivating amorphous silicon surface
US8952350B2 (en) 2012-09-26 2015-02-10 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137325A (en) * 1988-11-18 1990-05-25 Fuji Electric Co Ltd Method for inactivating amorphous silicon surface
US8952350B2 (en) 2012-09-26 2015-02-10 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device and manufacturing method thereof
US9082967B2 (en) 2012-09-26 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7504342B2 (en) Photolithography method for fabricating thin film
JP4856318B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JP4657587B2 (en) Thin film transistor display panel
JP2003140189A (en) Array substrate for liquid crystal display device and its manufacturing method
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
JPH0242761A (en) Manufacture of active matrix substrate
JPH11133455A (en) Production of liquid crystal display device
JPH01124824A (en) Production of thin film transistor
JPH1062818A (en) Production of liquid crystal display device
JP2002250934A (en) Method for manufacturing matrix substrate for liquid crystal
JP3436487B2 (en) Active matrix substrate manufacturing method
JPS62262890A (en) Manufacture of active matrix element
JPS62213165A (en) Thin-film transistor
JPH02139972A (en) Manufacture of semiconductor device
KR101023319B1 (en) Array substrate for LCD and the fabrication method
JPS6050963A (en) Manufacture of thin film transistor
KR101006474B1 (en) array substrate for liquid crystal display device and manufacturing method of the same
JP2629743B2 (en) Method for manufacturing thin film transistor
JP3187004B2 (en) Liquid crystal display device and manufacturing method thereof
JPH0797191B2 (en) Active matrix cell and manufacturing method thereof
JPH04309927A (en) Manufacture of active matrix substrate and liquid crystal display element using the same
JP2934731B2 (en) Nonlinear resistance element and manufacturing method thereof
JP2594114B2 (en) Method for manufacturing electrode substrate for liquid crystal display panel
JPS63119256A (en) Manufacture of active matrix substrate
JPS62262891A (en) Manufacture of active matrix element