KR101006474B1 - array substrate for liquid crystal display device and manufacturing method of the same - Google Patents
array substrate for liquid crystal display device and manufacturing method of the same Download PDFInfo
- Publication number
- KR101006474B1 KR101006474B1 KR1020030098823A KR20030098823A KR101006474B1 KR 101006474 B1 KR101006474 B1 KR 101006474B1 KR 1020030098823 A KR1020030098823 A KR 1020030098823A KR 20030098823 A KR20030098823 A KR 20030098823A KR 101006474 B1 KR101006474 B1 KR 101006474B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- pad
- electrode
- data
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000000206 photolithography Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 72
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.The present invention relates to an array substrate for a liquid crystal display device and a method of manufacturing the same.
액정표시장치용 어레이 기판은 박막을 증착하고 사진 식각하는 공정을 통해 이루어지는데, 사진 식각 공정은 여러 공정을 수반하고 있으므로 사진 식각 공정을 줄임으로써, 제조 비용을 감소시키고 불량 발생율을 줄일 수 있다.The array substrate for a liquid crystal display device is formed by depositing a thin film and performing a photolithography process. Since the photolithography process involves several processes, the photolithography process can be reduced, thereby reducing manufacturing costs and reducing the incidence of defects.
본 발명에 따른 액정표시장치용 어레이 기판은 3장의 마스크를 이용하여 제조함으로써 제조 비용을 절감할 수 있으며, 공정 시간을 단축시킬 수 있다. 또한, 불량 발생율이 감소하여 생산 수율을 향상시킬 수 있다.
The array substrate for a liquid crystal display device according to the present invention can be manufactured using three masks, thereby reducing manufacturing costs and shortening process time. In addition, the failure rate can be reduced to improve the production yield.
Description
도 1은 종래의 액정표시장치용 어레이 기판에 대한 평면도.1 is a plan view of a conventional array substrate for a liquid crystal display device.
도 2a 내지 도 2f는 종래의 액정표시장치용 어레이 기판의 제조 과정을 도시한 단면도로서, 도 1에서 II-II선을 따라 자른 단면에 해당하는 도면. 2A to 2F are cross-sectional views illustrating a conventional manufacturing process of an array substrate for a liquid crystal display device, and correspond to a cross section taken along the line II-II of FIG. 1.
도 3a 내지 도 3f는 종래의 액정표시장치용 어레이 기판의 제조 과정을 도시한 단면도로서, 도 1에서 III-III선을 따라 자른 단면에 해당하는 도면. 3A to 3F are cross-sectional views illustrating a manufacturing process of a conventional array substrate for a liquid crystal display device, and correspond to a cross section taken along line III-III of FIG. 1.
도 4a 내지 도 4f는 종래의 액정표시장치용 어레이 기판의 제조 과정을 도시한 단면도로서, 도 1에서 IV-IV선을 따라 자른 단면에 해당하는 도면.4A to 4F are cross-sectional views illustrating a conventional manufacturing process of an array substrate for a liquid crystal display device, and correspond to a cross section taken along line IV-IV in FIG. 1.
도 5는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 평면도.5 is a plan view of an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 6a 내지 도 6f는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 과정을 도시한 단면도로서, 도 5에서 VI-VI선을 따라 자른 단면에 해당하는 도면.6A to 6F are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device according to the present invention, which corresponds to a cross section taken along a line VI-VI in FIG. 5.
도 7a 내지 도 7f는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 과정을 도시한 단면도로서, 도 5에서 VII-VII선을 따라 자른 단면에 해당하는 도면.7A to 7F are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device according to the present invention, which corresponds to a cross section taken along the line VII-VII in FIG. 5.
도 8a 내지 도 8f는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 과정을 도시한 단면도로서, 도 5에서 VIII-VIII선을 따라 자른 단면에 해당하는 도 면.
8A to 8F are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device according to the present invention, which corresponds to a cross section taken along the line VIII-VIII in FIG. 5.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
112 : 게이트 배선 114 : 게이트 전극112: gate wiring 114: gate electrode
116 : 게이트 패드 122 : 액티브층116: gate pad 122: active layer
132 : 데이트 배선 134 : 소스 전극132: date wiring 134: source electrode
136 ; 드레인 전극 138 : 데이터 패드136; Drain Electrode 138: Data Pad
139 : 커패시터 전극 150 : 보호층139: capacitor electrode 150: protective layer
152 : 개구부 154 : 게이트 패드 콘택홀152: opening 154: gate pad contact hole
156 : 데이터 패드 콘택홀 162 : 화소 전극156: data pad contact hole 162: pixel electrode
164 : 게이트 패드 터미널 166 : 데이터 패드 터미널164: gate pad terminal 166: data pad terminal
T : 박막 트랜지스터 P : 화소 영역
T: thin film transistor P: pixel region
본 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게는 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device and a manufacturing method thereof.
일반적으로 액정표시장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates having electrodes formed on one surface thereof so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.
액정표시장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.A liquid crystal display can be formed in various forms. Currently, an active matrix liquid crystal display (AM-LCD) having a thin film transistor and pixel electrodes connected to the thin film transistor in a matrix manner has excellent resolution and video performance. It is the most noticeable.
이러한 액정표시장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.The liquid crystal display device has a structure in which pixel electrodes are formed on a lower array substrate, and a common electrode is formed on a color filter substrate, which is an upper substrate, and drives liquid crystal molecules by an electric field perpendicular to a substrate that is vertically stretched. to be. This is excellent in characteristics such as transmittance and aperture ratio, and the common electrode of the upper plate serves as a ground, thereby preventing the destruction of the liquid crystal cell due to static electricity.
액정표시장치의 상부 기판은 화소 전극 이외의 부분에서 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.The upper substrate of the liquid crystal display device further includes a black matrix to prevent light leakage occurring in portions other than the pixel electrode.
한편, 액정표시장치의 하부 기판인 어레이 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성되는데, 마스크의 수가 어레이 기판을 제조하는 공정수를 나타낸다. 통상적으로 마스크 수는 5장 내지 6장이 사용되고 있으며, 현재 4장의 마스크를 이용하여 하부 기판을 제작함으로써 생산비용을 절감할 수 있는 방법이 알려져 사용되고 있다.On the other hand, the array substrate, which is the lower substrate of the liquid crystal display device, is formed by repeatedly depositing a thin film and performing a photolithography process using a mask. The number of masks represents the number of processes for manufacturing the array substrate. Typically, 5 to 6 masks are used, and a method of reducing the production cost by manufacturing a lower substrate using four masks is known and used.
이하, 첨부한 도면을 참조하여 종래의 액정표시장치용 어레이 기판 및 그 제 조 방법에 대하여 설명한다.Hereinafter, a conventional array substrate for a liquid crystal display device and a method of manufacturing the same will be described with reference to the accompanying drawings.
도 1은 종래의 액정표시장치용 어레이 기판에 대한 평면도이다.1 is a plan view of a conventional array substrate for a liquid crystal display device.
도 1에 도시한 바와 같이, 게이트 배선(12)이 가로 방향으로 연장되어 있으며, 데이터 배선(32)이 세로 방향으로 연장되어 있다. 게이트 배선(12)과 데이터 배선(32)은 교차하여 화소 영역(P)을 정의한다. 게이트 배선(12)의 일끝에는 게이트 패드(16)가 형성되어 있으며, 데이터 배선(32)의 일끝에는 데이터 패드(38)가 형성되어 있다. As shown in FIG. 1, the
게이트 배선(12)과 데이터 배선(32)의 교차점에는 박막 트랜지스터(T)가 형성되어 있는데, 박막 트랜지스터(T)는 게이트 배선(12)에 연결되어 있는 게이트 전극(14)과, 데이터 배선(32)에 연결되어 있는 소스 전극(34), 게이트 전극(14)을 중심으로 소스 전극(34)과 마주 대하고 있는 드레인 전극(36), 그리고 게이트 전극(14)과 소스 및 드레인 전극(34, 36) 사이에 위치하는 액티브층(22)을 포함한다. The thin film transistor T is formed at the intersection of the
화소 영역(P)에는 박막 트랜지스터(T)와 연결되는 화소 전극(62)이 형성되어 있다. 화소 전극(62)은 드레인 전극(36)의 일부와 중첩하며, 화소 전극(62)과 드레인 전극(36)이 중첩하는 부분에는 화소 전극(62)과 드레인 전극(36)이 접촉하도록 드레인 콘택홀(52)이 위치한다. 또한, 화소 전극(62)은 전단의 게이트 배선(12)과 중첩하여 스토리지 커패시터(storage capacitor)를 형성한다. In the pixel region P, a
한편, 게이트 패드 터미널(64)과 데이터 패드 터미널(66)이 게이트 패드(16) 및 데이터 패드(38)와 각각 중첩하는데, 게이트 패드 터미널(64)과 데이터 패드 터 미널(66) 상에는 게이트 패드 콘택홀(54) 및 데이터 패드 콘택홀(56)이 각각 형성되어 있어, 게이트 패드 터미널(64)과 데이터 패드 터미널(66)은 게이트 패드(16) 및 데이터 패드(38)과 각각 연결된다. Meanwhile, the
이러한 액정표시장치용 어레이 기판의 제조 과정을 도 2a 내지 도 2f와 도 3a 내지 도 3f, 그리고 도 4a 내지 도 4f에 도시하였다. 도 2a 내지 도 2f는 도 1에서 II-II선을 따라 자른 단면에 해당하고, 도 3a 내지 도 3f는 도 1에서 III-III선을 따라 자른 단면에 해당하며, 도 4a 내지 도 4f는 도 1에서 IV-IV선을 따라 자른 단면에 해당한다.The manufacturing process of the array substrate for the liquid crystal display device is illustrated in FIGS. 2A to 2F, 3A to 3F, and 4A to 4F. 2A to 2F correspond to a cross section taken along line II-II in FIG. 1, and FIGS. 3A to 3F correspond to a cross section taken along line III-III in FIG. 1, and FIGS. 4A to 4F are FIG. 1. Corresponds to the section taken along line IV-IV at.
도 2a와 3a 및 4a에 도시한 바와 같이, 기판(10) 상에 금속 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써, 게이트 배선(14)과 게이트 전극(12) 및 게이트 패드(16)를 형성한다.2A, 3A, and 4A, the
다음, 도 2b와 3b 및 4b에 도시한 바와 같이 게이트 절연막(20), 순수 비정질 실리콘층(26), 불순물이 도핑된 비정질 실리콘층(27), 그리고 금속층(28)을 순차적으로 증착하고, 그 위에 감광막을 도포한 후 제 2 마스크를 이용하여 노광 및 현상하여 감광막 패턴(29)을 형성한다. 감광막 패턴(29)은 이후 데이터 배선과 소스 및 드레인 전극, 그리고 데이터 패드가 형성될 부분에 대응하는 제 1 두께(29a)와 소스 및 드레인 전극 사이 부분에 대응하며 제 1 두께(29a)보다 작은 제 2 두께(29b)를 가진다. 이러한 감광막 패턴(29)은 제 2 두께(29b)에 대응하는 부분에 다수의 슬릿이나 반투과막을 포함하는 마스크를 이용하여 형성할 수 있다. Next, as shown in FIGS. 2B, 3B, and 4B, the
도 2c와 3c 및 4c에 도시한 바와 같이, 도 2b와 3b 및 4b의 감광막 패턴(29) 을 마스크로 금속층(28)과 불순물을 포함하는 비정질 실리콘층(27) 및 순수 비정질 실리콘층(26)을 패터닝하여 데이터 배선(도시하지 않음)과 데이터 배선에 연결된 소스/드레인 패턴(28a), 데이터 배선의 일끝에 위치하는 데이터 패드(38), 불순물 반도체 패턴(24a) 및 액티브층(22)을 형성한다. 한편, 데이터 패드(38) 하부에는 순수 비정질 실리콘 패턴(26a) 및 불순물이 도핑된 비정질 실리콘 패턴(27a)이 형성된다. 이어, 애싱(ashing)과 같은 방법을 이용하여 제 2 두께의 감광막 패턴(29b)을 제거하여, 소스/드레인 패턴(28a)을 드러낸다. 이때, 제 1 두께의 감광막 패턴(29a)도 함께 제거되어 두께가 얇아진다.As shown in FIGS. 2C, 3C, and 4C, the
다음, 도 2d와 도 3d 및 4d에 도시한 바와 같이 드러난 소스/드레인 패턴(28a)과 그 하부의 불순물 반도체 패턴(24a)을 제거하여 소스 및 드레인 전극(34, 36)과 오믹 콘택층(24)을 완성한 후, 남아 있는 감광막 패턴(29a)을 제거한다. Next, as shown in FIGS. 2D, 3D, and 4D, the source /
다음, 도 2e와 3e 및 4e에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막을 형성한 다음, 제 3 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 콘택홀(52)과 게이트 패드 콘택홀(54) 및 데이터 패드 콘택홀(56)을 가지는 보호층(50)을 형성한다. 드레인 콘택홀(52)과 게이트 패드 콘택홀(54) 및 데이터 패드 콘택홀(56)은 드레인 전극(36)과 게이트 패드(16) 및 데이터 패드(38)를 각각 드러낸다.Next, as shown in FIGS. 2E, 3E, and 4E, a silicon nitride film, a silicon oxide film, or an organic insulating film is formed, and then patterned by a photolithography process using a third mask to form a
이어, 도 2f와 3f 및 4f에 도시한 바와 같이 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같은 투명 도전 물질을 증착하고 제 4 마스크를 이용한 사진 식각 공정으로 화소 전극(62)과 게이트 패드 터미널(64) 및 데이터 패드 터미널(66)을 형성한다. 화소 전극(62)은 드레인 콘택홀(52)을 통해 드레인 전극(36)과 연결되고, 게이트 배선(12)과 중첩하여 스토리지 캐패시터를 형성한다. 게이트 패드 터미널(64)은 게이트 패드 콘택홀(54)을 통해 게이트 패드(16)와 연결되며, 데이터 패드 터미널(66)을 데이터 패드 콘택홀(56)을 통해 데이터 패드(38)와 연결된다.Subsequently, as illustrated in FIGS. 2F, 3F, and 4F, a transparent conductive material such as indium-tin-oxide (ITO) is deposited, and the
이와 같이, 4장의 마스크를 이용한 사진 식각 공정으로 어레이 기판을 제조할 수 있다. 그러나, 사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있으므로, 여전히 마스크 수를 줄여 어레이 기판을 제조함으로써, 제조 비용 및 제조 시간을 감소시키고 불량 발생율을 줄이는 것이 요구되고 있다.
As such, the array substrate may be manufactured by a photolithography process using four masks. However, since the photolithography process involves various processes such as cleaning, application of photoresist, exposure, development, and etching, it is still required to reduce the number of masks to manufacture the array substrate, thereby reducing the manufacturing cost and manufacturing time and reducing the incidence of defects. It is becoming.
본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 제조 공정 및 제조 비용을 감소시키고, 생산 수율을 향상시킬 수 있는 액정표시장치용 어레이 기판 및 그 제조 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an array substrate for a liquid crystal display device and a method of manufacturing the same, which can reduce a manufacturing process and manufacturing cost and improve a production yield. will be.
상기한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 기판과, 상기 기판 위에 형성되어 있는 게이트 배선과 게이트 전극 및 게이트 패드, 상기 게이트 배선과 게이트 전극 및 게이트 패드 상부에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 상부에 형성되어 있는 액티브층, 상기 액티브층 상부에 형성되어 있는 오믹 콘택층, 상기 오믹 콘택층 상부에 형성되어 있는 데이터 배선과 소스 전극, 드레인 전극 및 데이터 패드, 상기 데이터 배선과 소스 전극, 드레인 전극 및 데이터 패드 상부에 형성되어 있으며, 상기 게이트 배선과 데이터 배선에 의해 정의되는 화소 영역에 대응하고 상기 드레인 전극을 드러내는 개구부와 상기 게이트 패드를 드러내는 게이트 패드 콘택홀 및 상기 데이터 패드를 드러내는 데이터 패드 콘택홀을 가지는 보호층, 상기 개구부 내에 형성되어 있는 화소 전극과 상기 게이트 패드 콘택홀 내에 형성되어 있는 게이트 패드 터미널 및 상기 데이터 패드 콘택홀 내에 형성되어 있는 데이터 패드 터미널을 포함하며, 상기 데이터 패드 터미널은 상기 데이터 패드와 측면 접촉한다. According to an exemplary embodiment of the present invention, an array substrate for a liquid crystal display device includes a substrate, a gate wiring, a gate electrode and a gate pad formed on the substrate, and an upper portion of the gate wiring, a gate electrode, and a gate pad. A gate insulating film, an active layer formed on the gate insulating film, an ohmic contact layer formed on the active layer, a data wiring and a source electrode, a drain electrode, and a data pad formed on the ohmic contact layer, and the data wiring And a gate pad contact hole and a data pad formed on the source electrode, the drain electrode, and the data pad, the opening corresponding to the pixel area defined by the gate wiring and the data wiring, and exposing the opening and the gate pad to expose the drain electrode. Exposed data pad contact hole A protective layer, a pixel electrode formed in the opening, a gate pad terminal formed in the gate pad contact hole, and a data pad terminal formed in the data pad contact hole, wherein the data pad terminal includes the data pad. Make side contact with
여기서, 상기 데이터 패드 터미널은 상기 기판과 접촉할 수 있다. The data pad terminal may contact the substrate.
또한, 상기 화소 전극은 상기 드레인 전극과 측면 접촉하며, 상기 기판과 접촉할 수도 있다. In addition, the pixel electrode is in side contact with the drain electrode and may be in contact with the substrate.
본 발명은 상기 게이트 배선 상부에 상기 데이터 배선과 같은 물질로 이루어진 커패시터 전극을 더 포함할 수 있다. 이때, 상기 개구부는 상기 커패시터 전극의 측면을 드러낼 수 있으며, 상기 화소 전극은 상기 커패시터 전극과 측면 접촉할 수 있다.The present invention may further include a capacitor electrode formed of the same material as the data line on the gate line. In this case, the opening may expose the side surface of the capacitor electrode, and the pixel electrode may be in side contact with the capacitor electrode.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 위에 게이트 배선과 게이트 전극 및 게이트 패드를 형성하는 단계와, 상기 게이트 배선과 게이트 전극 및 게이트 패드 상부에 게이트 절연막, 비정질 실리콘층, 불순물 비정질 실리콘층 및 금속층을 순차적으로 증착하는 단계, 상기 금속층과 상기 불순물 비정질 실리콘층 및 상기 비정질 실리콘층을 한 번의 사진 식각 공정으로 패터닝하여 액티브층과 오믹 콘택층, 데이터 배선, 소스 전극, 드레인 전극 및 데이터 패드를 형성하는 단계, 상기 데이터 배선 상부에 절연 물질을 증착하고 패터닝하여 상기 게이트 배선과 데이터 배선에 의해 정의되는 화소 영역에 대응하는 개구부와 상기 게이트 패드를 드러내는 게이트 패드 콘택홀 및 상기 데이터 패드를 드러내는 데이터 패드 콘택홀을 가지는 보호층을 형성하는 단계, 투명 도전 물질을 증착하고 패터닝하여, 상기 개구부 내에 위치하는 화소 전극과 상기 게이트 패드 콘택홀 내에 위치하는 게이트 패드 터미널 및 상기 데이터 패드 콘택홀 내에 위치하는 데이터 패드 터미널을 형성하는 단계를 포함하며, 상기 데이터 패드 터미널은 상기 데이터 패드와 측면 접촉한다. A method of manufacturing an array substrate for a liquid crystal display according to the present invention includes forming a gate wiring, a gate electrode, and a gate pad on a substrate, a gate insulating film, an amorphous silicon layer, and an impurity amorphous layer on the gate wiring, the gate electrode, and the gate pad. Sequentially depositing a silicon layer and a metal layer; patterning the metal layer, the impurity amorphous silicon layer, and the amorphous silicon layer in a single photolithography process to form an active layer, an ohmic contact layer, a data line, a source electrode, a drain electrode, and data Forming a pad, depositing and patterning an insulating material over the data line to expose an opening corresponding to the pixel area defined by the gate line and the data line and a gate pad contact hole exposing the gate pad and the data pad; Data pad contact hole Forming a protective layer; depositing and patterning a transparent conductive material to form a pixel electrode positioned in the opening, a gate pad terminal located in the gate pad contact hole, and a data pad terminal located in the data pad contact hole. And the data pad terminal is in side contact with the data pad.
상기 화소 전극과 게이트 패드 터미널 및 데이터 패드 터미널을 형성하는 단계는 리프트 오프 방법을 이용할 수 있다. The forming of the pixel electrode, the gate pad terminal, and the data pad terminal may use a lift-off method.
상기 보호층을 형성하는 단계는 건식 식각 방법을 이용할 수 있으며, 상기 보호층을 형성하는 단계는 상기 데이터 패드 콘택홀에 대응하는 상기 데이터 패드와 상기 게이트 절연막을 제거하는 단계를 포함할 수 있다. 또한, 상기 보호층을 형성하는 단계는 상기 개구부에 대응하는 상기 드레인 전극과 오믹 콘택층, 액티브층 및 게이트 절연막을 제거하는 단계를 포함할 수도 있다.The forming of the passivation layer may include a dry etching method, and the forming of the passivation layer may include removing the data pad and the gate insulating layer corresponding to the data pad contact hole. In addition, the forming of the protective layer may include removing the drain electrode, the ohmic contact layer, the active layer, and the gate insulating layer corresponding to the opening.
한편, 상기 액티브층과 오믹 콘택층, 데이터 배선, 소스 전극, 드레인 전극 및 데이터 패드를 형성하는 단계는 상기 게이트 배선과 중첩하는 커패시터 전극을 형성하는 단계를 포함할 수 있다. 이때, 상기 보호층을 형성하는 단계는 상기 개구부에 대응하는 상기 커패시터 전극을 제거하여 상기 커패시터 전극의 측면을 드러내는 단계를 포함할 수도 있다. The forming of the active layer and the ohmic contact layer, the data line, the source electrode, the drain electrode, and the data pad may include forming a capacitor electrode overlapping the gate line. In this case, the forming of the protective layer may include exposing the side surface of the capacitor electrode by removing the capacitor electrode corresponding to the opening.
이와 같이, 본 발명에서는 3장의 마스크를 이용하여 어레이 기판을 제조함으로써 제조 비용을 절감할 수 있으며, 공정 시간을 단축시키고 생산 수율을 향상시킬 수 있다. As described above, in the present invention, the manufacturing cost can be reduced by manufacturing the array substrate using three masks, the process time can be shortened, and the production yield can be improved.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 및 그의 제조 방법에 대하여 상세히 설명한다.Hereinafter, an array substrate for a liquid crystal display device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도 5는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 평면도이다. 도 5에 도시한 바와 같이, 게이트 배선(112)이 가로 방향으로 연장되어 있으며, 데이터 배선(132)이 세로 방향으로 연장되어 있다. 게이트 배선(112)과 데이터 배선(132)은 교차하여 화소 영역(P)을 정의한다. 게이트 배선(112)의 일끝에는 게이트 패드(116)가 형성되어 있으며, 데이터 배선(132)의 일끝에는 데이터 패드(138)가 형성되어 있다. First, FIG. 5 is a plan view of an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention. As shown in FIG. 5, the
게이트 배선(112)과 데이터 배선(132)의 교차점에는 박막 트랜지스터(T)가 형성되어 있는데, 박막 트랜지스터(T)는 게이트 배선(112)에 연결되어 있는 게이트 전극(114)과, 데이터 배선(132)에 연결되어 있는 소스 전극(134), 게이트 전극(114)을 중심으로 소스 전극(134)과 이격되어 마주 대하고 있는 드레인 전극(136), 그리고 게이트 전극(114)과 소스 및 드레인 전극(134, 136) 사이에 위치하는 액티브층(122)을 포함한다. 또한, 커패시터 전극(139)이 형성되어 있는데, 커패시터 전극(139)은 게이트 배선(112)과 중첩하여 스토리지 커패시터를 형성한다. The thin film transistor T is formed at the intersection of the
한편, 기판 전면에는 보호층(150)이 형성되어 있는데, 보호층(150)은 화소 영역(P)에 개구부(152)를 가지며, 게이트 패드(116) 및 데이터 패드(138) 상에 게이트 패드 콘택홀(154)과 데이터 패드 콘택홀(156)을 각각 가진다. On the other hand, a
다음, 화소 영역(P)의 개구부(152) 내에는 화소 전극(162)이 형성되어 있으며, 게이트 패드 콘택홀(154)과 데이터 패드 콘택홀(156) 내에는 게이트 패드 터미널(164) 및 데이터 패드 콘택홀(166)이 각각 형성되어 있다. 화소 전극(162)은 드레인 전극(136) 및 커패시터 전극(139)과 각각 측면 접촉을 하며, 데이터 패드 터미널(166)은 데이터 패드(138)와 측면 접촉을 한다. Next, the
본 발명에 따른 액정표시장치용 어레이 기판의 제조 과정을 도 6a 내지 도 6f와 도 7a 내지 도 7f, 그리고 도 8a 내지 도 8f에 도시하였다. 도 6a 내지 도 6f는 도 5에서 VI-VI선을 따라 자른 단면에 해당하고, 도 7a 내지 도 7f는 도 5에서 VII-VII선을 따라 자른 단면에 해당하며, 도 8a 내지 도 8f는 도 5에서 VIII-VIII선을 따라 자른 단면에 해당한다.6A to 6F, 7A to 7F, and 8A to 8F illustrate a manufacturing process of an array substrate for a liquid crystal display according to the present invention. 6A to 6F correspond to a cross section taken along line VI-VI in FIG. 5, and FIGS. 7A to 7F correspond to a cross section taken along line VII-VII in FIG. 5, and FIGS. 8A to 8F are FIG. 5. Corresponds to the section taken along line VIII-VIII at.
도 6a와 7a 및 8a에 도시한 바와 같이, 절연 기판(110) 상에 금속과 같은 도전 물질을 증착하고 제 1 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 게이트 배선(114)과 게이트 전극(112) 및 게이트 패드(116)를 형성한다. 게이트 배선(114)은 일 방향으로 연장되고, 게이트 전극(112)은 게이트 배선(114)에서 돌출되어 있으며, 게이트 패드(116)는 게이트 배선(112)의 일끝에 위치한다.
6A, 7A, and 8A, the
다음, 도 6b와 7b 및 8b에 도시한 바와 같이 게이트 절연막(120), 순수 비정질 실리콘층(126), 불순물이 도핑된 비정질 실리콘층(127), 그리고 금속층(128)을 순차적으로 증착하고, 그 위에 감광막을 도포한 후 제 2 마스크를 이용하여 노광 및 현상하여 제 1 감광막 패턴(129)을 형성한다. 제 1 감광막 패턴(129)은 이후 데이터 배선과 소스 및 드레인 전극, 커패시터 전극, 그리고 데이터 패드가 형성될 부분에 대응하는 제 1 두께(129a)와 소스 및 드레인 전극 사이 부분에 대응하며 제 1 두께(129a)보다 작은 제 2 두께(129b)를 가진다. 이러한 제 1 감광막 패턴(129)은 제 2 두께(129b)에 대응하는 부분에 다수의 슬릿이나 반투과막을 포함하는 마스크를 이용하여 형성할 수 있다. Next, as illustrated in FIGS. 6B, 7B, and 8B, the
도 6c와 7c 및 8c에 도시한 바와 같이, 도 6b와 7b 및 8b의 제 1 감광막 패턴(129)을 식각 마스크로 금속층(128)과 불순물을 포함하는 비정질 실리콘층(127) 및 순수 비정질 실리콘층(126)을 패터닝하여 데이터 배선(도시하지 않음)과 데이터 배선에 연결된 소스/드레인 패턴(128a), 데이터 배선의 일끝에 위치하는 데이터 패드(138), 게이트 배선(112) 상부에 위치하는 커패시터 전극(139), 그리고 게이트 전극(114) 상부에 위치하는 불순물 반도체 패턴(124a) 및 액티브층(122)을 형성한다. 한편, 데이터 패드(138) 하부에는 제 1 순수 비정질 실리콘 패턴(126a) 및 제 1 불순물이 도핑된 비정질 실리콘 패턴(127a)이 형성되고, 커패시터 전극(139) 하부에는 제 2 순수 비정질 실리콘 패턴(126b) 및 제 2 불순물이 도핑된 비정질 실리콘 패턴(127b)이 형성된다. 또한, 도시하지 않았지만 데이터 배선 하부에도 데이터 배선과 동일한 모양을 가지며, 순수 비정질 실리콘과 불순물이 도핑된 비정질 실리 콘으로 이루어진 반도체 패턴이 형성된다. 이어, 애싱(ashing)과 같은 방법을 이용하여 제 2 두께의 제 1 감광막 패턴(도 6b의 129b)을 제거하여, 소스/드레인 패턴(128a)을 드러낸다. 이때, 제 1 두께의 제 1 감광막 패턴(129a)도 함께 제거되어 두께가 얇아진다.As shown in FIGS. 6C, 7C and 8C, the first
다음, 도 6d와 도 7d 및 8d에 도시한 바와 같이 드러난 소스/드레인 패턴(도 6c의 128a)과 그 하부의 불순물 반도체 패턴(도 6c의 124a)을 제거하여 소스 및 드레인 전극(134, 136)과 오믹 콘택층(124)을 완성한 후, 남아 있는 제 1 감광막 패턴(129a)을 제거한다. Next, the source /
다음, 도 6e와 7e 및 8e에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막을 증착하거나 또는 유기 절연막을 도포하여 보호층(150)을 형성하고, 감광막을 도포한 후 제 3 마스크를 이용하여 노광 및 현상하여 제 2 감광막 패턴(190)을 형성한다. 이어, 제 2 감광막 패턴(190)을 마스크로 하부의 보호층(150) 및 게이트 절연막(116)을 식각하여 개구부(152)와 게이트 패드 콘택홀(154) 및 데이터 패드 콘택홀(156)을 형성한다. 여기서, 보호층(150)은 건식 식각 방법에 의해 식각되는데, 소스 및 드레인 전극(134, 136)이 몰리브덴(Mo)과 같은 물질로 형성될 경우 함께 제거될 수 있다. 따라서, 도시한 바와 같이, 개구부(152)에 대응하는 드레인 전극(136)과 그 하부의 오믹 콘택층(124) 및 액티브층(122), 그리고 커패시터 전극(139)과 그 하부의 제 2 순수 비정질 실리콘 패턴(126b) 및 제 2 불순물이 도핑된 비정질 실리콘 패턴(127b)도 함께 제거되어 드레인 전극(136) 및 커패시터 전극(139)의 측면과 기판(110)이 노출된다. 또한, 데이터 패드 콘택홀(156)에 대응하 는 데이터 패드(138)와 그 하부의 제 1 순수 비정질 실리콘 패턴(126a) 및 제 1 불순물이 도핑된 비정질 실리콘 패턴(127a)도 함께 제거되어 데이터 패드(138)의 측면과 기판(110)을 드러낸다. 이때, 게이트 패드(116)는 식각되지 않으며, 게이트 패드 콘택홀(154)은 게이트 패드(116)의 표면을 드러낸다.Next, as shown in FIGS. 6E, 7E, and 8E, a silicon nitride film or a silicon oxide film is deposited or an organic insulating film is applied to form a
이어, 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같은 투명 도전 물질을 증착하고 리프트 오프(lift-off) 방법을 이용하여 제 2 감광막 패턴(도 6e와 7e 및 8e의 190)을 제거한다. 따라서, 도 6f와 7f 및 8f에 도시한 바와 같이 개구부(152) 내에 위치하는 화소 전극(162)과 게이트 패드 콘택홀(154) 내에 위치하는 게이트 패드 터미널(164) 및 데이터 패드 콘택홀(156) 내에 위치하는 데이터 패드 터미널(166)을 형성한다. 화소 전극(162)은 드레인 전극(136) 및 커패시터 전극(139)과 측면 접촉을 하며, 기판(165)과도 접촉을 한다. 게이트 패트 터미널(164)은 노출된 게이트 패드(116)의 표면과 접촉하고, 데이터 패드 터미널(166)은 데이터 패드(138)와 측면 접촉을 하며 기판(110)과도 접촉한다. Subsequently, a transparent conductive material such as indium-tin-oxide (ITO) is deposited and a second photoresist pattern (190 of FIGS. 6E, 7E, and 8E) is formed by using a lift-off method. Remove Accordingly, as illustrated in FIGS. 6F, 7F, and 8F, the
이와 같이, 액정표시장치용 어레이 기판을 3장의 마스크를 이용하여 제조함으로써 제조 공정 및 비용을 감소시킬 수 있으며, 생산 수율을 향상시킬 수 있다.As such, by manufacturing the array substrate for the liquid crystal display using three masks, the manufacturing process and the cost can be reduced, and the production yield can be improved.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.
본 발명에 따른 액정표시장치용 어레이 기판은 3장의 마스크를 이용하여 제조함으로써 제조 비용을 절감하고, 공정 시간을 단축시킬 수 있다. 또한, 불량 발생율이 감소하여 생산 수율을 향상시킬 수 있다.
The array substrate for a liquid crystal display device according to the present invention can be manufactured using three masks, thereby reducing manufacturing costs and shortening the processing time. In addition, the failure rate can be reduced to improve the production yield.
Claims (14)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030098823A KR101006474B1 (en) | 2003-12-29 | 2003-12-29 | array substrate for liquid crystal display device and manufacturing method of the same |
US10/962,452 US7760317B2 (en) | 2003-10-14 | 2004-10-13 | Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display |
JP2004300822A JP2005122186A (en) | 2003-10-14 | 2004-10-14 | Thin film transistor array substrate, its manufacturing method, liquid crystal display using the same, method for manufacturing liquid crystal display, and method for inspecting liquid crystal display |
CNB2004100837050A CN100368909C (en) | 2003-10-14 | 2004-10-14 | Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030098823A KR101006474B1 (en) | 2003-12-29 | 2003-12-29 | array substrate for liquid crystal display device and manufacturing method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050067802A KR20050067802A (en) | 2005-07-05 |
KR101006474B1 true KR101006474B1 (en) | 2011-01-06 |
Family
ID=37258425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030098823A KR101006474B1 (en) | 2003-10-14 | 2003-12-29 | array substrate for liquid crystal display device and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101006474B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101190045B1 (en) | 2005-12-21 | 2012-10-12 | 엘지디스플레이 주식회사 | The photo mask and method of fabricating the array substrate for liquid crystal display device using the same |
KR101396809B1 (en) * | 2007-07-11 | 2014-05-19 | 엘지디스플레이 주식회사 | An Array Substrate of Liquid Crystal Display Device and the method for fabricating thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120260A (en) * | 1992-10-06 | 1994-04-28 | Sharp Corp | Manufacture of semiconductor device |
KR20030082144A (en) * | 2002-04-16 | 2003-10-22 | 엘지.필립스 엘시디 주식회사 | method for fabricating of an array substrate for a liquid crystal display device |
KR20030082648A (en) * | 2002-04-17 | 2003-10-23 | 엘지.필립스 엘시디 주식회사 | Thin film transistor array substrate and method of manufacturing the same |
KR20030082647A (en) * | 2002-04-17 | 2003-10-23 | 엘지.필립스 엘시디 주식회사 | Thin film transistor array substrate and method of manufacturing the same, and mask applied to the method |
-
2003
- 2003-12-29 KR KR1020030098823A patent/KR101006474B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120260A (en) * | 1992-10-06 | 1994-04-28 | Sharp Corp | Manufacture of semiconductor device |
KR20030082144A (en) * | 2002-04-16 | 2003-10-22 | 엘지.필립스 엘시디 주식회사 | method for fabricating of an array substrate for a liquid crystal display device |
KR20030082648A (en) * | 2002-04-17 | 2003-10-23 | 엘지.필립스 엘시디 주식회사 | Thin film transistor array substrate and method of manufacturing the same |
KR20030082647A (en) * | 2002-04-17 | 2003-10-23 | 엘지.필립스 엘시디 주식회사 | Thin film transistor array substrate and method of manufacturing the same, and mask applied to the method |
Also Published As
Publication number | Publication date |
---|---|
KR20050067802A (en) | 2005-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100391157B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
JP4275201B2 (en) | Manufacturing method of active matrix liquid crystal display device | |
US7215399B2 (en) | Method of manufacturing array substrate for liquid crystal display device | |
US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
US7855033B2 (en) | Photo mask and method of fabricating array substrate for liquid crystal display device using the same | |
US20050270467A1 (en) | Substrate for liquid crystal display device and fabricating method thereof | |
US20020054247A1 (en) | Method for fabricating an array substrate of a liquid crystal display device | |
KR20030080373A (en) | Array substrate for a liquid crystal display device and Method for fabricating of the same | |
KR20080032290A (en) | Exposure mask for using in fabricating the array substrate for liquid crystal display device | |
KR20070045751A (en) | Mask for photo lithography | |
KR20020011573A (en) | liquid crystal display and fabricating method of the same | |
KR101006474B1 (en) | array substrate for liquid crystal display device and manufacturing method of the same | |
KR101227408B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR100694576B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR100595311B1 (en) | Method for manufacturing liquid crystal display device | |
KR101006475B1 (en) | array substrate for liquid crystal display device and manufacturing method of the same | |
KR20020056111A (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR20030058327A (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR20070072204A (en) | Liquid crystal display device and method for fabricating liquid crystal dispaly device | |
KR100977981B1 (en) | A array substrate and the fabrication method for LCD | |
KR100904527B1 (en) | Manufacturing method of array substrate for liquid crystal display device | |
KR100546960B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR20020058269A (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR20050068268A (en) | Method of fabricating array substrate for liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 10 |