JPH02137325A - Method for inactivating amorphous silicon surface - Google Patents

Method for inactivating amorphous silicon surface

Info

Publication number
JPH02137325A
JPH02137325A JP63291859A JP29185988A JPH02137325A JP H02137325 A JPH02137325 A JP H02137325A JP 63291859 A JP63291859 A JP 63291859A JP 29185988 A JP29185988 A JP 29185988A JP H02137325 A JPH02137325 A JP H02137325A
Authority
JP
Japan
Prior art keywords
amorphous silicon
film
silicon layer
thin film
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63291859A
Other languages
Japanese (ja)
Inventor
Masakazu Ueno
正和 上野
Yoshihisa Muramatsu
村松 義久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63291859A priority Critical patent/JPH02137325A/en
Publication of JPH02137325A publication Critical patent/JPH02137325A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To stabilize the properties of a surface to be easily activated of a silicon layer by inactivating it immediately before it is coated with an insulating film on an amorphous silicon layer. CONSTITUTION:The face of an amorphous silicon layer 4 activated by etching is exposed with a plasma atmosphere containing nitrogen under reduced pressure to inactivate the activated surface. Then, a silicon nitride film is grown, for example, as an insulating film 6. This silicon nitride film is grown up to 0.5-1mum of thickness with material gas mixed with silane and ammonia by a plasma CVD method. Thus, the whole surface including the inactivated face P of a thin film diode body is covered with the film 6. The unnecessary part of the film 6 is removed, a window is opened at the top face of the body, metal such as aluminum is deposited in vacuum as a connecting film 7, and patterned in a predetermined shape by photoetching. Thus, the properties of the etched face of the amorphous silicon layer can be stabilized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非晶質シリコン表面に対する不活性化処理方法
、例えば表示パネルのアクティブマトリックス基板に表
示駆動素子として組み込まれる薄膜素子に用いられる非
晶質シリコン層の側面に対する不活性化処理方法であっ
て、この非晶質シリコン表面がエツチングされた面であ
り、その上に絶縁膜を被覆する前にその表面の性質を安
定化するために不活性化処理する方法に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method for inactivating an amorphous silicon surface, for example, an amorphous silicon used in a thin film element incorporated as a display driving element in an active matrix substrate of a display panel. This is a passivation treatment method for the side surface of a non-crystalline silicon layer, in which the amorphous silicon surface is an etched surface, and before an insulating film is coated thereon, an inactivation treatment is performed to stabilize the properties of the surface. Concerning a method of activation processing.

(従来の技術) よく知られているように非晶質シリコンは、プラズマC
VD法等によって1−以下のごり薄りかつ安定した性質
をもつ安価な半導体膜に容5に成膜することができ、こ
れを利用した太陽電池や光センサが実用化されるに至ワ
ているが、最近では非晶質シリコンの薄膜を用いたトラ
ンジスタやダイオードなどの能動素子をかなりサイズの
大きな絶縁基板上に組み込んだいわば大形の集積回路が
開発され実用化の段階に入りつつある。
(Prior art) As is well known, amorphous silicon is
By the VD method, etc., it is possible to form an inexpensive semiconductor film with a thickness of less than 1,000 yen and stable properties, and solar cells and optical sensors using this film have been put into practical use. However, recently, so-called large integrated circuits have been developed that incorporate active elements such as transistors and diodes using thin films of amorphous silicon on fairly large insulating substrates, and are entering the stage of practical use. .

この例が表示パネル用のアクティブマトリックス基板や
ファクシミリ用の密着形のイメージセンサであって、い
ずれの場合もガラス等の大形の絶&1基板上に不純物ド
ープされた複数層構成の非晶質シリコンの薄膜を成長さ
せ、集積回路装置の場合と同じくフォトプロセスによっ
て、それを微細パターンにパターンニングして能動素子
を作り込んだ上で接続膜によって相互配線する。この際
、非晶質シリコン薄膜のフォトエツチングされた面つま
り非晶質シリコン層の側面は、外部の影響を避けあるい
はその上に配設される接続膜から絶縁するために、窒化
シリコンや酸化シリコン等の絶縁性の薄膜で被覆される
Examples of this are active matrix substrates for display panels and contact-type image sensors for facsimiles, both of which consist of multiple layers of amorphous silicon doped with impurities on a large substrate such as glass. A thin film is grown, and as in the case of an integrated circuit device, it is patterned into a fine pattern using a photo process to form active elements, and then interconnected using a connecting film. At this time, the photoetched surface of the amorphous silicon thin film, that is, the side surface of the amorphous silicon layer, is etched with silicon nitride or silicon oxide to avoid external influences or to insulate it from the connecting film disposed on top of it. covered with an insulating thin film such as

以下、かかる非晶質シリコンの適用例を、上述のアクテ
ィブマトリックス基板を例にとって、第4図以降を参照
しながら簡単に説明する。
Hereinafter, an application example of such amorphous silicon will be briefly described using the above-mentioned active matrix substrate as an example, with reference to FIGS. 4 and subsequent figures.

第4図は表示パネルの4画素分の等価回路図であって、
この例では表示駆動用の能動素子として非晶質シリコン
の薄膜ダイオード30が用いられており、この薄膜ダイ
オード30が組み込まれるアクティブマトリックス基板
側が実線でその対向基板側が鎖線でそれぞれ示されてい
る。
FIG. 4 is an equivalent circuit diagram for four pixels of the display panel,
In this example, an amorphous silicon thin film diode 30 is used as an active element for display driving, and the active matrix substrate side in which the thin film diode 30 is incorporated is shown by a solid line, and the opposite substrate side is shown by a chain line.

アクティブマトリックスMl側には、マトリックス配置
された画素を極10と、図の左右方向に並ぶ画素電極1
0に共通に設けられた走査電極20と、各画素電極lO
と走査電極20との間に接続された薄膜ダイオード30
が設けられる。対向基板側には、図の上下方向に並ぶ画
素型1!i10に対向する表示電極40が設けられる。
On the active matrix Ml side, pixels arranged in a matrix are arranged as poles 10, and pixel electrodes 1 are arranged in the left-right direction in the figure.
0 and each pixel electrode 20 and each pixel electrode 10.
A thin film diode 30 connected between the scanning electrode 20 and the scanning electrode 20
will be provided. On the opposite substrate side, pixel types 1 are arranged in the vertical direction of the figure! A display electrode 40 facing i10 is provided.

これら両基板を組み合わせ、両者間の隙間に液晶等の表
示媒体50を封入することにより、表示パネルが構成さ
れる。薄膜ダイオード30は走査電極20上の表示電圧
を画素を極lOに伝達するもので、表示電圧の極性が走
査期間ごとに正負に切り換えられるので、正方向の薄膜
ダイオード30Pと負方向の薄膜ダイオード30nとを
逆並列接続して構成される。
A display panel is constructed by combining these two substrates and filling a display medium 50 such as liquid crystal in the gap between them. The thin film diode 30 transmits the display voltage on the scan electrode 20 to the pixel pole lO, and since the polarity of the display voltage is switched between positive and negative every scan period, there is a thin film diode 30P in the positive direction and a thin film diode 30n in the negative direction. It is constructed by connecting them in antiparallel.

第5図は薄膜ダイオード30pおよび3Onがアクティ
ブマトリックス基板上に作り込まれた状態を示すもので
、そのY−Y矢視断面が第6図に示されている。アクテ
ィブマトリックス基板は、第6図に示すガラス等の透明
な絶縁iiiを基体とするもので、その上にごく薄い導
電性膜2を被着してそのフォトエツチングにより、方形
の画素電極10と横長な走査電極20とが形成される。
FIG. 5 shows a state in which thin film diodes 30p and 3On are built on an active matrix substrate, and FIG. 6 shows a cross section taken along the line Y--Y. The active matrix substrate has a transparent insulating material III such as glass as shown in FIG. A scanning electrode 20 is formed.

yI薄膜イオード30pおよび3Onの本体部は、第6
図に示すようにpin構造の非晶質シリコンの半導体層
4とそれを上下から挟むごく薄い金属ll!3および5
とから構成され、これらの3層をアクティブマトリック
ス基板の全面に成長ないし被着した上でフォトエツチン
グを施すことにより、第5図のようにふつうは方形のパ
ターンに形成される。
The main body of the yI thin film diodes 30p and 3On is the sixth
As shown in the figure, an amorphous silicon semiconductor layer 4 with a pin structure and a very thin metal layer 4 sandwiching it from above and below! 3 and 5
These three layers are grown or deposited on the entire surface of an active matrix substrate and then photo-etched to form a generally rectangular pattern as shown in FIG.

この薄−膜ダイオード本体部とくにその半導体層4のエ
ツチングされた側面を外部から隔離しかつその上に設け
られる接続膜7から絶縁するため、窒化シリコンや酸化
シリコンからなる絶縁膜6がこの本体部を覆って設けら
れる。アルミ等の金属からなる接続膜7はy4膜ダイオ
ードの接続用であって、絶縁膜に明けられた窓を介して
薄膜ダイオードの本体部の頂面および所定の接続個所に
導電接触するように設けられる。第5図かられかるよう
に、正方向の薄膜ダイオード30Pは走査電極20上に
設けられて、この接続膜7によっ゛ζ画素電極IOと接
続され、負方向の薄膜ダイオード30nは画素電橋lO
上に設けられて、接続17により走査電極20と接続さ
れる。
In order to isolate the main body of the thin film diode, particularly the etched side surface of the semiconductor layer 4, from the outside and from the connecting film 7 provided thereon, an insulating film 6 made of silicon nitride or silicon oxide is provided on the main body. It is provided to cover the The connection film 7 made of metal such as aluminum is used to connect the Y4 film diode, and is provided so as to make conductive contact with the top surface of the main body of the thin film diode and a predetermined connection point through a window formed in the insulating film. It will be done. As can be seen from FIG. 5, the thin film diode 30P in the positive direction is provided on the scanning electrode 20 and connected to the pixel electrode IO through the connection film 7, and the thin film diode 30n in the negative direction is provided on the pixel electrode 20. lO
and is connected to the scanning electrode 20 by a connection 17.

なお、以上では説明の筒中化のため正負両方向の′gj
膜ダイオードがそれぞれ単一のダイオードで構成される
としたが、実際には表示媒体により必要とされる表示特
性に合わせるため、それぞれ複数個例えば4個のダイオ
ードを直列接続して構成されるのがふつうである。
In addition, in order to simplify the explanation above, ′gj in both the positive and negative directions
Although it is assumed that each film diode is composed of a single diode, in reality, each film diode is composed of a plurality of diodes, for example four, connected in series in order to match the display characteristics required by the display medium. It's normal.

(発明が解決しようとする課M) 上述の1Mダイオード等に用いられる非晶質シリコンの
薄膜は、前述のようにプラズマCVD法等により非常に
均一な特性に成長させることができ、例えばそのpin
構造がもつダイオード特性を本来はごく小さなばらつき
内に揃えることができるのであるが、そのパターンニン
グのためのエツチング後に特性が不安定になり、あるい
はそのばらつきが増加することがある。
(Problem M to be Solved by the Invention) The thin film of amorphous silicon used in the above-mentioned 1M diode, etc., can be grown to have extremely uniform characteristics by the plasma CVD method, etc., as described above.
Although the diode characteristics of the structure can originally be made uniform within extremely small variations, the characteristics may become unstable or the variations may increase after etching for patterning.

第3図は、アクティブマトリックス基板の製作後100
″Cの温度下で2週間放置した後の薄膜ダイオードの電
圧・電流特性の試験結果であって、同じ基板上のそれぞ
れ4個直列接続された薄膜ダイオード40個を試験対象
として、それらのダイオード特性のばらつきの範囲が図
の上下の線で示されており、横軸には電圧Vが、@1軸
には電流■の対数がそれぞれ取られている。なお、図か
られかるようにダイオード電流■は非常に小さ(、図の
電流【の10−″μA以下の範囲に見られる大きなばら
つきは測定装置の誤差に基づくものである。
Figure 3 shows 100% of active matrix substrate fabrication.
These are the test results of the voltage and current characteristics of thin film diodes after being left for two weeks at a temperature of "C", with 40 thin film diodes each connected in series on the same substrate as test subjects, and their diode characteristics. The range of variation in is shown by the upper and lower lines of the figure, and the horizontal axis is the voltage V, and the @1 axis is the logarithm of the current ■.As can be seen from the figure, the diode current (2) is very small (the large variation seen in the range of 10-''μA or less of the current [in the figure) is due to the error of the measuring device.

製作の直後にはこの特性にほとんどばらつ合が見られな
かったのに、この試験結果では図示のように特性にかな
りのばらつきが見られ、とくにこの場合に表示特性上で
最も重要な2〜3vの電圧範囲でばらつきが出てきてい
るのが問題である。
Immediately after manufacturing, there was almost no variation in this characteristic, but in this test result, as shown in the figure, there was a considerable variation in the characteristic, especially in this case, the most important two to The problem is that there are variations in the voltage range of 3V.

また、製作直後には2■の電圧に対応する電流!の値が
to−’pA以下であったのに、1O−4〜10−Si
4までそのレベルが全体的に上がっており、漏洩電流が
増加したことを示している。なお、エツチングを施す前
の非晶質シリコン薄膜にはかかる特性の変化は認められ
ず、問題の原因がエツチングされた非晶質シリコン層の
変面の性状にあることを窺わせる。
Also, immediately after production, the current corresponds to the voltage of 2■! Although the value of was below to-'pA, 1O-4~10-Si
The level increased overall to 4, indicating that the leakage current increased. Note that no such change in properties was observed in the amorphous silicon thin film before etching, suggesting that the cause of the problem lies in the nature of the deformed surface of the etched amorphous silicon layer.

このように表示駆動素子の特性にばらつきが出ると、表
示パネルの面内の表示の明るさが当然不均一になって来
る。この試験結果は40個の画素に対するものであるが
、表示パネルには少なくとも数万個の!素があり、その
内の表示上の重欠陥画素数が10個程度にもなると、そ
のアクティブマトリックス基板は不良になってしまう、
ウェハ内に多数個が作り込まれる半導体集積回路の場合
と異なり、アクティブマトリックス基板はその一部を生
かして使用するわけには行かないので、その全体を廃棄
しなければならない、従って、表示駆動素子の特性のば
らつきによって不良率が少しでも高くなると、製作コス
トが急激に増加することになり、アクティブマトリック
ス基板の合理化ないし実用化上の難点となっていた。
If the characteristics of the display driving elements vary in this way, the brightness of the display within the plane of the display panel will naturally become non-uniform. This test result is for 40 pixels, but the display panel contains at least tens of thousands of pixels! If the number of seriously defective pixels on the display reaches about 10, the active matrix substrate will become defective.
Unlike the case of semiconductor integrated circuits, in which a large number of circuits are fabricated on a wafer, an active matrix substrate cannot make use of only a portion of it, and must be discarded in its entirety. If the defective rate increases even slightly due to variations in the characteristics of the active matrix substrate, the manufacturing cost will increase rapidly, which has been a difficult point in rationalizing or putting the active matrix substrate into practical use.

本発明はかかる問題を解決して、非晶質シリコン層のエ
ツチングされた面の性状を安定化できる不活性化処理方
法を得ることを目的とする。
It is an object of the present invention to solve this problem and provide a passivation treatment method capable of stabilizing the properties of the etched surface of an amorphous silicon layer.

〔課題を解決するための手段] 本発明は、非晶質シリコン層のエツチングされた面に対
し、その上に絶縁膜を被覆する直前に、減圧下で窒素を
含むプラズマふん囲気に曝す不活性化処理を施すことに
より、上記の目的を達成することに成功したものである
[Means for Solving the Problems] The present invention provides an inert treatment method in which an etched surface of an amorphous silicon layer is exposed to a nitrogen-containing plasma atmosphere under reduced pressure immediately before coating an insulating film thereon. By applying the chemical treatment, the above objective was successfully achieved.

上記構成中のプラズマふん囲気としては、純粋な窒素ふ
ん囲気あるいは窒素1部に対し水素を2部まで混合した
窒素と水素の混合ガスふん囲気を用いることができる。
As the plasma atmosphere in the above configuration, a pure nitrogen atmosphere or a mixed gas atmosphere of nitrogen and hydrogen in which up to 2 parts of hydrogen is mixed to 1 part of nitrogen can be used.

また、このふん囲気の圧力としては、プラズマを維持で
きる任意の圧力とすることでよいが、0.1〜1↑or
rの間、とくに0.4Torr前後とするのが望ましい
、かかる不活性化処理を施した非晶質シリコン層の表面
を被覆する絶縁膜としては、不活性化処理面を大気に当
てることなく同じ設備内で不活性化処理に引き続いて成
長ないし被着できる絶縁性を有する任意の膜を用いるこ
とができるが、窒化シリコン膜や酸化シリコン膜とくに
前者を用いるのが最も望ましい、窒化シリコン膜を絶縁
膜として用いる場合、不活性化処理膜中の窒素濃度を窒
化シリコン膜中の窒素濃度よりも高めて置くことが望ま
しい。
Also, the pressure of this surrounding air may be any pressure that can maintain the plasma, but it may be 0.1 to 1↑or
The insulating film that covers the surface of the amorphous silicon layer that has undergone such passivation treatment, which is preferably around 0.4 Torr, can be heated to the same temperature without exposing the passivation process surface to the atmosphere. Any insulating film that can be grown or deposited in the facility following passivation can be used, but silicon nitride and silicon oxide films are the most preferred, with the former being the most preferred. When used as a film, it is desirable that the nitrogen concentration in the passivation film is higher than the nitrogen concentration in the silicon nitride film.

(作用〕 非晶質シリコンに対するエツチングは、ふっ素糸等の反
応ガスを用いるドライエツチングや化学エツチングによ
ってなされるが、いずれの場合にもエツチング面が活性
化されていて、その上に絶縁膜を被覆してもこの一旦活
性化された表面は必ずしも安定化されず、漏洩電流の増
加等の問題の原因になるものと考えられる。試みにエツ
チングによりパターンニングするかわりに、実用的では
ないが所望のパターンをもつマスクを用いて非晶質シリ
コン層を成長させて見ると、上述のような問題は全(発
生しないことがわかる。
(Operation) Amorphous silicon is etched by dry etching or chemical etching using a reactive gas such as fluorine thread, but in either case, the etched surface is activated and an insulating film is coated on it. However, once activated, this surface is not necessarily stabilized and is considered to be the cause of problems such as increased leakage current. When an amorphous silicon layer is grown using a patterned mask, it can be seen that none of the above-mentioned problems occur.

本発明はかかる観点からなされたもので、エツチングに
よって活性化されている非晶質シリコン層の面を減圧下
で窒素を含むプラズマふん囲気に曝すことによって、活
性化面を不活性化することに成功したものである。非晶
質シリコンの活性化された表面には、最表面シリコン原
子のいわゆるダングリングボンドが露出しており、おそ
ら(はこれに状況によって移動を生じやすい原子が結合
しているものと考えられるが、本発明による不活性化処
理を施すことによりシリコン原子のダングリングボンド
に窒素が結合して非晶質シリコンの表面が不活性化され
るものと考えられる。この結合窒素を検出すべく、ES
CA法等による表面微視分析を試みたが、現在までのと
ころ窒素原子の特定には成功しておらず、非晶質シリコ
ンの表面における窒素の存在はおそらくは1原子層ない
し多くても数原子層以内の極めて僅かな程度と推定され
る。
The present invention has been made from this point of view, and involves exposing the surface of an amorphous silicon layer that has been activated by etching to a nitrogen-containing plasma atmosphere under reduced pressure to inactivate the activated surface. It was a success. On the activated surface of amorphous silicon, so-called dangling bonds of the outermost silicon atoms are exposed, and it is thought that atoms that tend to move depending on the situation are bonded to these. However, by performing the inactivation treatment according to the present invention, it is thought that nitrogen is bonded to the dangling bonds of silicon atoms and the surface of amorphous silicon is inactivated.In order to detect this bonded nitrogen, E.S.
Attempts have been made to perform surface microscopic analysis using the CA method, etc., but to date no success has been achieved in identifying nitrogen atoms.The presence of nitrogen on the surface of amorphous silicon is probably one atomic layer or at most several atoms. It is estimated that the amount is extremely small within the layer.

しかし、この不活性化処理の効果は顕著であって、後述
の実施例で述べるように非晶質シリコン層のエツチング
前の本来の特性を維持し、かつ漏洩電流も最低値に抑え
ることができる。
However, the effect of this passivation treatment is remarkable, and as described in the examples below, it is possible to maintain the original characteristics of the amorphous silicon layer before etching, and to suppress the leakage current to the minimum value. .

〔実施例〕〔Example〕

以下、非晶質シリコンを用いた薄膜ダイオードが組み込
まれる表示パネルのアクティブマトリックス基板を例に
取って、本発明方法の実施例を説明する。第1図はこの
アクティブマトリックス基板の薄膜ダイオード部をその
主な作成工程ごとの状態で示す一部拡大断面図であり、
同図(e)に前の第6図に対応するその完成状態が示さ
れており、第4図から第6図までと同じ部分には同符号
が付されている。以下、図の工程順に説明を進めること
とする。
Examples of the method of the present invention will be described below, taking as an example an active matrix substrate of a display panel in which a thin film diode using amorphous silicon is incorporated. FIG. 1 is a partially enlarged sectional view showing the thin film diode portion of this active matrix substrate at each of its main manufacturing steps.
FIG. 6(e) shows the completed state corresponding to the previous FIG. 6, and the same parts as in FIGS. 4 to 6 are given the same reference numerals. The explanation will be given below in the order of the steps shown in the figure.

第1図(a)において、絶縁基板lはふつう透明なガラ
ス板であり、その上に例えば!TO(インジニウム・錫
酸化物)等の透明な導電性膜2を0.1−程度の厚みに
ごく薄く真空蒸着ないしスパッタし、それをフォトエツ
チングすることにより、画素電極lOおよび走査電極2
0を第5図のようなパターンで形成する。つづく同図(
b)の工程では、その上に0.1−程度のごく薄いクロ
ム等の金属膜3および5で上下から挟まれたpln構成
の非晶質シリコンからなる半導体yA4を0.5−程度
の厚みに全面成長させる。この際の金属1!13および
5は真空蒸着法ないしスパッタ法で被着され、半導体1
!I 4用の非晶質シリコンは通例のように例えばプラ
ズマCVD法で成長される。プラズマCVD法による非
晶質シリコンの原料ガスには、通常のようにシラン等の
シリコン水素化合物を用い、これにP形不純物として例
えばジボランを、n形不純物として例えばフォスフイン
をそれぞれ順次添加することにより、この実り例におけ
る薄膜ダイオード用にp−1−nの3層構造の非晶質シ
リコン層を成長させることができる。
In FIG. 1(a), the insulating substrate l is usually a transparent glass plate, on which e.g. The pixel electrode lO and the scanning electrode 2 are formed by vacuum-depositing or sputtering a transparent conductive film 2 such as TO (indinium tin oxide) to a thickness of approximately 0.1-thickness, and then photoetching it.
0 is formed in a pattern as shown in FIG. The same figure continues (
In the step b), a semiconductor yA4 made of amorphous silicon having a pln structure is sandwiched from above and below by extremely thin metal films 3 and 5 such as chromium, which are about 0.1-thick, to a thickness of about 0.5-thick. to fully grow. At this time, the metals 1, 13 and 5 are deposited by vacuum evaporation or sputtering, and the semiconductor 1!
! The amorphous silicon for I4 is conventionally grown, for example, by plasma CVD. A silicon hydrogen compound such as silane is normally used as the raw material gas for amorphous silicon by plasma CVD, and by sequentially adding diborane as a P-type impurity and phosphine as an N-type impurity, respectively. , an amorphous silicon layer having a p-1-n three-layer structure can be grown for the thin film diode in this fruitful example.

第1図(C)は薄膜ダイオード本体部のパターンニング
工程であって、ふつうはドライエツチング法によって上
側金属膜5.半導体層4および下側金属膜3を順次エツ
チングして、第5図のような方形にパターンニングする
。このエツチングには、金属y!A5および3に対して
は塩素系反応ガスを。
FIG. 1C shows the patterning process of the main body of the thin film diode, which is usually performed by dry etching the upper metal film 5. The semiconductor layer 4 and the lower metal film 3 are sequentially etched to form a rectangular pattern as shown in FIG. This etching has metal y! For A5 and 3, use chlorine-based reactive gas.

半導体層4に対してはふっ素糸反応ガスをそれぞれ用い
るのがふつうである。この際のエツチング面Eは、図か
られかるように薄膜ダイオード本体部の側面であり、ド
ライエツチング時の反応ガス中のふっ素ないしは塩素の
影響を受けるものと考えられる。また、ドライエツチン
グ後はそれ用の装置から外部に取り出されるので、もち
ろん大気の影響も受けることになる。半導体層4用の非
晶質シリコンのエツチング面が活性化しやすい原因が、
これらの反応ガスおよび大気のいずれにあるかはまだ不
明である。
For the semiconductor layer 4, it is common to use a fluorine reactive gas. The etched surface E at this time is the side surface of the main body of the thin film diode, as can be seen from the figure, and is considered to be affected by fluorine or chlorine in the reaction gas during dry etching. Furthermore, after dry etching, the material is taken out of the equipment used for dry etching, so it is naturally affected by the atmosphere. The reason why the etched surface of the amorphous silicon for the semiconductor layer 4 is easily activated is
It is still unclear which of these reactive gases or the atmosphere exists.

第1図(ロ)の工程では、上記のエツチング面Eを不活
性化処理面Pとして例えばプラズマCVD装置内で不活
性化処理を行ない、装置から取り出すことな(引き続い
て絶縁膜6をその上を含めて全面被覆する。不活性化処
理の条件例としては、窒素ガスを毎分380scc−の
流量率で流し、装置内の圧力を0.4Torrに保った
状態で、0.04W/c−の密度で高周波電力を印加す
る。不活性化処理温度を170〜200″Cとした場合
の処理時間は最低20分。
In the process shown in FIG. 1(b), the above-mentioned etched surface E is subjected to inactivation treatment in, for example, a plasma CVD apparatus as an inactivated surface P, and the insulating film 6 is then placed on top of the etched surface without removing it from the apparatus. As an example of the conditions for the inactivation treatment, nitrogen gas is flowed at a flow rate of 380 sc/min, the pressure inside the device is maintained at 0.4 Torr, and 0.04 W/c- High-frequency power is applied at a density of . When the inactivation treatment temperature is 170 to 200''C, the treatment time is at least 20 minutes.

望ましくは30分以上とする。上記の窒素ガスの流量率
はかなり変動しても支障がないが、処理圧力は0.1〜
l Torrの範囲を外れると処理効果があまりなく、
上記のように0.4Torr前後としたとき最もよい処
理結果が得られる。
Desirably, the time is 30 minutes or more. There is no problem even if the flow rate of nitrogen gas mentioned above varies considerably, but the processing pressure is 0.1~
If it is outside the l Torr range, the processing effect will not be much.
As mentioned above, the best processing results can be obtained when the pressure is around 0.4 Torr.

また、処理ガスとしては、純窒素のばか窒素と水素との
混合ガスを用いてもよく、この際の水素の流量率は、窒
素のそれを100%として0〜200%の範囲とするの
が適当である。処理条件は純窒素の場合と同じでよい、
なお、この混合ガスを用いる場合には、不活性化処理さ
れた非晶質シリコンの面に、数原子層の窒素を主成分と
するfIlI!Iが形成されるものと推定される。
Further, as the processing gas, a mixed gas of pure nitrogen or nitrogen and hydrogen may be used, and in this case, the flow rate of hydrogen is preferably in the range of 0 to 200%, taking that of nitrogen as 100%. Appropriate. The treatment conditions can be the same as for pure nitrogen.
In addition, when using this mixed gas, several atomic layers of fIlI! containing nitrogen as the main component are applied to the surface of the inactivated amorphous silicon. It is presumed that I is formed.

ついで、同じプラズマCVD装置内で不活性化処理に引
き続いて、絶m1116として例えば窒化シリコン膜を
成長させる。この窒化シリコン膜は、通例のようにシラ
ンとアンモニアを混合した原料ガスを用い、プラズマC
VD法により0.5〜lIIIm望ましくは0.7−前
後の厚みに成長させる。これによって、薄膜ダイオード
本体部の不活性化処理面Pを含めた全面が、図示のよう
に絶縁M6によって被覆される。
Then, following the passivation treatment in the same plasma CVD apparatus, a silicon nitride film, for example, is grown as a layer 1116. This silicon nitride film is produced using plasma C
It is grown to a thickness of 0.5 to lIIIm, preferably around 0.7m, by the VD method. As a result, the entire surface of the thin film diode main body including the passivated surface P is covered with the insulation M6 as shown in the figure.

第1図(e)は完成状態を示し、この状態にするには、
まず絶縁WA6をフォトエツチングによってパターンニ
ングして、不要部を除去するとともに薄膜ダイオード本
体部の頂面に窓を明けた上で、接続膜7として例えばア
ルミ等の金属を真空蒸着しかつフォトエツチングにより
所望の形状にパターンニングする0図の例では、この接
続WA7によって画素電極10上に設けられた負方向の
1Mダイオード30nが走査電極20と接続されている
Figure 1(e) shows the completed state, and to achieve this state,
First, the insulating WA 6 is patterned by photo-etching to remove unnecessary parts and a window is opened on the top surface of the thin-film diode main body. After that, a metal such as aluminum is vacuum-deposited as the connection film 7 and patterned by photo-etching. In the example of FIG. 0 in which patterning is performed in a desired shape, the negative direction 1M diode 30n provided on the pixel electrode 10 is connected to the scanning electrode 20 by this connection WA7.

第2図は、以上のように本発明による不活性化処理法を
適用して製作したアクティブマトリックス基板の)’I
llダイオードを、前の第3図におけると全く同じ要領
で試験した結果を示す、第3図と比較すると、電圧■が
4■以上の範囲では両者はほぼ同じ特性を示すが、表示
パネルの表示特性上量も大切な2〜3vの電圧範囲にお
いて、本発明によるIII!IKダイオードは2■の近
傍で僅かなばらつきが見られるものの、第3図よりは格
段にばらつきの少ない電圧・電流特性を示す、また、こ
の範囲での第2図のこの特性の立ち上がりは第3図の場
合よりも急峻であり、従って表示パネルとしては表示速
度がより早くなることがわかる。
FIG.
Comparing this with Figure 3, which shows the results of testing ll diodes in exactly the same manner as in Figure 3 above, the two show almost the same characteristics in the range of voltage 4 or higher, but the display panel display III! according to the present invention in the voltage range of 2 to 3 V, where the quantity is also important in terms of characteristics. Although the IK diode shows a slight variation near 2■, it shows voltage/current characteristics with much less variation than in Figure 3. Also, the rise of this characteristic in Figure 2 in this range is similar to the It can be seen that the slope is steeper than in the case shown in the figure, and therefore the display speed of the display panel is faster.

さらに、2■の電圧に対応する電流■の値は第2図の場
合は10−S〜10−’ Aの間であり、第3図の10
” A近くと比べて1桁以上改善されている。これは、
本発明により非晶質シリコンのエツチング面が不活性化
されて、その表面漏洩電流が減少した結果と考えられる
0表示パネルでは、かつ画素電極に表示電圧が与えられ
た後、l走査期間中この電圧を保持しなければならない
ので、薄膜ダイオードの漏洩電流が大きいと画素の表示
状態が充分保持できなくなって表示の鮮明度が低下する
ことになるが、本発明により上のように漏洩電流を減少
させることにより表示パネルの表示鮮明度を上げること
ができる。
Furthermore, the value of the current ■ corresponding to the voltage of 2■ is between 10-S and 10-'A in the case of FIG.
” This is an improvement of more than an order of magnitude compared to the area near A.
This is thought to be the result of the present invention inactivating the etched surface of amorphous silicon and reducing its surface leakage current.In the 0 display panel, and after the display voltage is applied to the pixel electrode, this Since the voltage must be maintained, if the leakage current of the thin film diode is large, the display state of the pixel cannot be maintained sufficiently and the clarity of the display will decrease.However, with the present invention, the leakage current can be reduced as shown above. By doing so, the display clarity of the display panel can be increased.

〔発明の効果〕〔Effect of the invention〕

以上の記載のように本発明方法では、非晶質シリコン層
のエツチングされた面を減圧下の窒素を含むプラズマふ
ん囲気に曝して、その上に絶縁膜を被覆する直前に不活
性化処理することにより、非晶質シリコン層の活性化さ
れやすい表面の性質を長期に亘り安定化して、非晶質シ
リコンを半導体層とする能動素子の特性のばらつきや表
面漏洩電流を減少させることができる。実施例かられか
るように、本発明による不活性化処理は絶縁膜の被覆工
程と突貫的に同工程で行なうことができるので、本発明
の実施によって能動素子の製作コストが上昇することは
ほとんどない。
As described above, in the method of the present invention, the etched surface of the amorphous silicon layer is exposed to a nitrogen-containing plasma atmosphere under reduced pressure to inactivate it immediately before coating the insulating film thereon. By doing so, the properties of the surface of the amorphous silicon layer that is easily activated can be stabilized over a long period of time, and variations in characteristics and surface leakage current of an active element using amorphous silicon as a semiconductor layer can be reduced. As can be seen from the examples, since the passivation treatment according to the present invention can be carried out in the same process as the coating process of the insulating film, the manufacturing cost of active elements is hardly increased by implementing the present invention. do not have.

本発明方法は、非晶質シリコンを用いる′rlIIII
トランジスタや薄膜ダイオードが組み込まれる表示パネ
ルのアクティブマトリックス基板やファクシミリ用のイ
メージセンサの製作時に適用してとくに効果が高く、表
示パネルの表示の鮮明度や電荷蓄積形のイメージセンサ
の検出感度を向上し、かつその製作歩留まりを上げてそ
のコストを低減できる著効を奏することができる。
The method of the present invention uses amorphous silicon.
It is particularly effective when applied to the production of active matrix substrates for display panels that incorporate transistors and thin film diodes, and image sensors for facsimile machines, improving the clarity of display panels and the detection sensitivity of charge storage type image sensors. , and can have a remarkable effect of increasing the manufacturing yield and reducing the cost.

【図面の簡単な説明】[Brief explanation of the drawing]

図はすべて本発明に関し、第1図は本発明による非晶質
シリコン表面に対する不活性化処理方法を表示パネルの
アクティブマトリックス基板の製作に適用した実施例を
主な工程ごとの状態で示すその一部拡大断面図、第2図
は本発明方法を適用した薄膜ダイオードの電圧・電流特
性の分布を示す特性線図、第3図を本発明方法を通用し
ない場合の第2図に対応する特性線図、第3図は第1図
の実施例におけるアクティブマトリックス基板の等価回
路図、第4図はこのアクティブマトリックス基板の一部
拡大平面図、第5図はその一部拡大断面図である0図に
おいて、 1ニアクチイブマトリツクス基板用絶縁基板、2:導電
性膜、3:下側金属膜、4:非晶質シリコンの半導体層
、5:上側金属膜、6:絶縁膜、7:接続膜、10+画
素電極、20:走査電極、30:薄膜ダイオード、30
p、30n :正負方向の薄膜ダイオード、40:表示
電極、50:表示媒体、E:非晶質シリコン層のエツチ
ング面、P:非晶質シリコン層の不活性化処理面、であ
る。 第3図 ′$1 第4肥 第6目 手続補正書(70 21発明の名称 ψト為v−/フクンLlI+弓何13 7鶴・内化処檀)う艮 3、補正をすると・ リド件との関係 住  所 名  称
All figures relate to the present invention, and FIG. 1 shows one example in which the inactivation treatment method for an amorphous silicon surface according to the present invention is applied to the production of an active matrix substrate of a display panel, showing the state of each main process. Fig. 2 is a characteristic line diagram showing the distribution of voltage and current characteristics of a thin film diode to which the method of the present invention is applied, and Fig. 3 is a characteristic line corresponding to Fig. 2 when the method of the present invention is not applied. 3 is an equivalent circuit diagram of the active matrix substrate in the embodiment shown in FIG. 1, FIG. 4 is a partially enlarged plan view of this active matrix substrate, and FIG. 5 is a partially enlarged sectional view thereof. In, 1: insulating substrate for near-active matrix substrate, 2: conductive film, 3: lower metal film, 4: semiconductor layer of amorphous silicon, 5: upper metal film, 6: insulating film, 7: connection Film, 10+pixel electrode, 20: Scanning electrode, 30: Thin film diode, 30
p, 30n: thin film diode in positive and negative directions, 40: display electrode, 50: display medium, E: etched surface of amorphous silicon layer, P: passivation treated surface of amorphous silicon layer. Figure 3'$1 4th Article No. 6 Procedural Amendment (70 21 Name of the invention ψtame v-/Fukun LlI + Yumika 13 7 Tsuru・Naikashodan) Name of address related to

Claims (1)

【特許請求の範囲】[Claims] 非晶質シリコン層のエッチングされた面を絶縁膜の被覆
前に不活性化処理する方法であって、処理面を減圧下で
窒素を含むプラズマふん囲気に曝すことを特徴とする多
結晶シリコン表面に対する不活性化処理方法。
A method for inactivating an etched surface of an amorphous silicon layer before coating with an insulating film, the method comprising exposing the treated surface to a nitrogen-containing plasma atmosphere under reduced pressure. Inactivation treatment method for
JP63291859A 1988-11-18 1988-11-18 Method for inactivating amorphous silicon surface Pending JPH02137325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63291859A JPH02137325A (en) 1988-11-18 1988-11-18 Method for inactivating amorphous silicon surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63291859A JPH02137325A (en) 1988-11-18 1988-11-18 Method for inactivating amorphous silicon surface

Publications (1)

Publication Number Publication Date
JPH02137325A true JPH02137325A (en) 1990-05-25

Family

ID=17774347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63291859A Pending JPH02137325A (en) 1988-11-18 1988-11-18 Method for inactivating amorphous silicon surface

Country Status (1)

Country Link
JP (1) JPH02137325A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030059A1 (en) * 2002-09-30 2004-04-08 Eugene Technology Co., Ltd. Method for depositing nitride film using chemical vapor deposition apparatus of single chamber type

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52139376A (en) * 1976-05-18 1977-11-21 Toshiba Corp Production of semiconductor device
JPS6074466A (en) * 1983-06-17 1985-04-26 テキサス インスツルメンツ インコ−ポレイテツド Method of producing polysilicon resistance element
JPS62262890A (en) * 1986-05-09 1987-11-14 富士電機株式会社 Manufacture of active matrix element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52139376A (en) * 1976-05-18 1977-11-21 Toshiba Corp Production of semiconductor device
JPS6074466A (en) * 1983-06-17 1985-04-26 テキサス インスツルメンツ インコ−ポレイテツド Method of producing polysilicon resistance element
JPS62262890A (en) * 1986-05-09 1987-11-14 富士電機株式会社 Manufacture of active matrix element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030059A1 (en) * 2002-09-30 2004-04-08 Eugene Technology Co., Ltd. Method for depositing nitride film using chemical vapor deposition apparatus of single chamber type
US7326438B2 (en) 2002-09-30 2008-02-05 Eugene Technology Co., Ltd. Method for depositing nitride film using chemical vapor deposition apparatus of single chamber type

Similar Documents

Publication Publication Date Title
JP2880322B2 (en) Method of forming deposited film
US20090123643A1 (en) Electronic Device and Method for Manufacturing the Same
US6133620A (en) Semiconductor device and process for fabricating the same
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
US4732873A (en) Method of fabrication of non-linear control elements for a flat electrooptical display screen
US20050206008A1 (en) Electronic device and method for manufacturing the same
JPH02168630A (en) Thin film transistor, its
US6890856B2 (en) Method for eliminating process byproduct during fabrication of liquid crystal display
JPH02137325A (en) Method for inactivating amorphous silicon surface
JPH01309378A (en) Thin-film semiconductor element
JPH0564862B2 (en)
JPH01115162A (en) Thin film transistor and manufacture thereof
JPH0249470A (en) Manufacture of thin film transistor
KR940007455B1 (en) Manufacturing method of thin film transistor for liquid crystal display apparatus
KR950003942B1 (en) Method of manufacturing thin film transistor for lcd
JP3245779B2 (en) Method for forming silicon nitride film
JPS60110164A (en) Thin film field effect transistor and manufacture thereof
KR970010689B1 (en) Thin film transistor semiconductor device
JPS63161429A (en) Production of thin film transistor array
JPH0334464A (en) Thin film transistor and manufacture thereof
JPH03257829A (en) Manufacture of transparent insulating layer and indicator
JPS6024075A (en) Manufacture of thin-film diode
JPH03263323A (en) Forming method of plasma cvd silicon nitride film
CN113224100A (en) Optical inductor of amorphous oxide thin film transistor and electronic equipment
JPH03122099A (en) Apparatus for doping