JP2644847B2 - Multilayer wiring board and method of manufacturing the same - Google Patents

Multilayer wiring board and method of manufacturing the same

Info

Publication number
JP2644847B2
JP2644847B2 JP63241006A JP24100688A JP2644847B2 JP 2644847 B2 JP2644847 B2 JP 2644847B2 JP 63241006 A JP63241006 A JP 63241006A JP 24100688 A JP24100688 A JP 24100688A JP 2644847 B2 JP2644847 B2 JP 2644847B2
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating film
insulating layer
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63241006A
Other languages
Japanese (ja)
Other versions
JPH0290593A (en
Inventor
哲也 山崎
尚哉 諌田
順 田中
文雄 片岡
中 横野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63241006A priority Critical patent/JP2644847B2/en
Publication of JPH0290593A publication Critical patent/JPH0290593A/en
Application granted granted Critical
Publication of JP2644847B2 publication Critical patent/JP2644847B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機などに利用される、LSIを搭載
した多層配線基板及びその製造方法に係り、特に、配線
部と絶縁層の段差を解消するのに好適な多層配線基板及
びその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a multilayer wiring board having an LSI mounted thereon and used for an electronic computer and the like and a method of manufacturing the same. The present invention relates to a multilayer wiring board suitable for solving the problem and a manufacturing method thereof.

〔従来の技術〕[Conventional technology]

配線層と絶縁層を交互に積層して成る多層配線基板に
おいては、絶縁層上に形成された配線層によって、凸の
段差が発生する。一方、配線層どうしの接続を行うスル
ーホール部において、凹の段差が発生する。配線基板の
高精度化および高機能化に伴い、配線の高アスペクト比
化、絶縁層の厚さおよび配線層数の増大が要求される。
この結果、上記段差が大きくなり、配線層の形成やスル
ーホールの形成の高精度化が困難となる。
In a multilayer wiring board in which wiring layers and insulating layers are alternately stacked, a convex step occurs due to the wiring layer formed on the insulating layer. On the other hand, a concave step occurs in a through-hole portion for connecting the wiring layers. 2. Description of the Related Art As the accuracy and function of a wiring board become higher and higher, it is required to increase the aspect ratio of wiring, increase the thickness of an insulating layer, and increase the number of wiring layers.
As a result, the level difference becomes large, and it becomes difficult to form the wiring layer and the through hole with high precision.

例えば特開昭59−227140号公報には、絶縁層段差を解
消する方法が提案されている。この発明では、下層配
線層上に形成された段差を有する層間絶縁層上にホトレ
ジスト層を塗布し、上記段差上のホトレジスト層の開
口を形成し、該開口部における上記層間絶縁層の段差部
分をウェットエッチングによって除去し、上記ホトレ
ジスト層を除去した後、上記層間絶縁層上に新たな層間
絶縁層を形成する。
For example, Japanese Patent Application Laid-Open No. 59-227140 proposes a method for eliminating a step in an insulating layer. In the present invention, a photoresist layer is applied on an interlayer insulating layer having a step formed on a lower wiring layer, an opening of the photoresist layer on the step is formed, and a step portion of the interlayer insulating layer in the opening is formed. After removing the photoresist layer by wet etching and removing the photoresist layer, a new interlayer insulating layer is formed on the interlayer insulating layer.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術は、ホトレジスト層によるマスクを用い
て絶縁層のウェットエッチングを行うこととにより、段
差を解消する方法をとる。そのため、ホトレジスト層の
塗布・乾燥・露光・現像・ポストキュア・ウェットエッ
チング・ホトレジスト剥離と、多くの工程を必要とす
る。また、ウェットエッチング後に、マスクの位置ずれ
やオーバーエッチングによる欠陥が発見された場合、平
坦化絶縁層を選択的に除去することが困難であるため、
欠陥の修正が困難であった。
The above-described prior art employs a method of eliminating a step by performing wet etching of an insulating layer using a mask made of a photoresist layer. Therefore, many steps such as coating, drying, exposure, development, post cure, wet etching, and photoresist stripping of the photoresist layer are required. In addition, if a mask displacement or a defect due to over-etching is found after wet etching, it is difficult to selectively remove the planarization insulating layer.
It was difficult to correct the defect.

本発明の目的は、このような問題点を解決し、工程数
が少なく、欠陥修正が容易であり、配線層およびスルー
ホールにより発生した段差を容易に解消できる多層配線
基板及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer wiring board which solves such problems, has a small number of steps, is easy to repair defects, and can easily eliminate steps caused by wiring layers and through holes, and a method of manufacturing the same. Is to do.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的は、スルーホールと、配線層により、段差の
生じた基板表面に、上記段差が埋まるように感光性を持
つ絶縁層を形成し、これを露光・現像することにより、
凸となった配線層上の絶縁層を除去した後、新たに絶縁
層を形成することにより、また、一定の方法により、絶
縁層に対し、選択的に除去できる感光性絶縁層を使用す
ることにより達成できる。
The above object is to form an insulating layer having photosensitivity on the surface of the substrate where the step is formed by the through hole and the wiring layer so that the step is filled, and expose and develop the insulating layer.
Use a photosensitive insulating layer that can be selectively removed from the insulating layer by forming a new insulating layer after removing the insulating layer on the convex wiring layer and by a certain method. Can be achieved by

即ち、本発明は、上記目的を達成するために、基板上
に配線層と絶縁層とを交互に積層して成る多層配線基板
を、下層の配線層上に形成されこの下層の配線層の所望
の部分の上部にスルーホールが形成された第1の絶縁層
と、この第1の絶縁層上にあってスルーホールの側面を
介して下層の配線と電気的に接続する配線パターンが形
成された配線層と、第1の絶縁層上及びスルーホール上
にあって表面の高さが配線パターンの表面とほぼ同じ高
さの第2の絶縁膜層と、この表面の高さがほぼ同じ第2
の絶縁膜層と配線パターンとの上に表面がほぼ平坦に形
成された第3の絶縁膜層とを積層する構成とした。
That is, in order to achieve the above object, the present invention provides a multilayer wiring board formed by alternately laminating a wiring layer and an insulating layer on a substrate, wherein the multilayer wiring board is formed on a lower wiring layer. And a wiring pattern on the first insulating layer formed on the first insulating layer and electrically connected to a lower wiring through a side surface of the through hole. A wiring layer; a second insulating film layer on the first insulating layer and on the through hole, the surface of which is substantially the same height as the surface of the wiring pattern;
And a third insulating film layer having a substantially flat surface formed on the insulating film layer and the wiring pattern.

また、基板上に配線層と絶縁層とを交互に積層して成
る多層配線基板の製造方法を、下層の配線層上に第1の
絶縁層を形成し、この第1の絶縁層にスルーホールを形
成して下層の配線層の所望の部分を露出させ、この露出
させた下層の配線及びスルーホールの側面と第1の絶縁
層上に導体膜を成膜し配線パターンを形成して配線層を
形成し、この配線層上に感光性絶縁材料を塗布して感光
性絶縁膜層を形成し、この感光性絶縁膜層を露光・現像
してスルーホールの上部を除く配線パターンの上部の感
光性絶縁膜層を除去し、除去されなかった感光性絶縁膜
層を熱処理して感光性絶縁膜層の表面を感光性絶縁膜層
が除去された配線パターンの表面とほぼ同じ高さにし、
この表面の高さがほぼ同じになった熱処理された感光性
絶縁膜層と配線パターンとの上に第2の絶縁膜層を形成
して行うようにした。
Also, a method for manufacturing a multilayer wiring board in which wiring layers and insulating layers are alternately stacked on a substrate is described by forming a first insulating layer on a lower wiring layer, and forming a through hole in the first insulating layer. To expose a desired portion of the lower wiring layer, and to form a wiring pattern by forming a conductive film on the side surfaces of the exposed lower wiring and through holes and the first insulating layer to form a wiring pattern. Is formed, and a photosensitive insulating material layer is formed by applying a photosensitive insulating material on the wiring layer. The photosensitive insulating film layer is exposed and developed to expose the upper portion of the wiring pattern except for the upper portion of the through hole. Removing the photosensitive insulating film layer, heat-treating the non-removed photosensitive insulating film layer to make the surface of the photosensitive insulating film layer almost the same height as the surface of the wiring pattern from which the photosensitive insulating film layer has been removed,
A second insulating film layer is formed on the heat-treated photosensitive insulating film layer and the wiring pattern whose surface heights are substantially the same.

〔作 用〕(Operation)

本発明においては、配線層とスルーホールにより、段
差の生じた基板表面上に、感光性絶縁層を段差を埋めら
れるでけの厚さに形成する。この際周囲より凹となった
スルーホール部には、該感光性絶縁層が他の部分より厚
く形成され、スルーホール部の凹の段差が解消される。
次に、この感光性絶縁層を、露光・現像することによ
り、配線層上の、凸となった感光性絶縁層を選択的に除
去することにより、配線層の凸の段差が解消できる。
In the present invention, the photosensitive insulating layer is formed on the surface of the substrate having the step by the wiring layer and the through hole so as to have a thickness enough to fill the step. At this time, the photosensitive insulating layer is formed thicker in the through-hole portion recessed from the periphery than in the other portions, and the recessed step in the through-hole portion is eliminated.
Next, by exposing and developing the photosensitive insulating layer, the convex photosensitive insulating layer on the wiring layer is selectively removed, so that the bumps of the wiring layer can be eliminated.

この際に欠陥が発見された場合、所定のエッチング液
または剥離液を用いて、感光性絶縁層を選択的に除去
し、新たに感光性絶縁層を形成することにより、修正を
容易に行うことができる。
If a defect is found at this time, the photosensitive insulating layer is selectively removed using a predetermined etching solution or stripping solution, and a new photosensitive insulating layer is formed, so that correction can be easily performed. Can be.

この後、新たな絶縁層を、所定の厚さに形成し、スル
ーホール加工を行った後、上層配線層を形成する。以上
の工程を繰り返して、必要層数の多層配線基板を形成す
る。
Thereafter, a new insulating layer is formed to a predetermined thickness, and after performing through-hole processing, an upper wiring layer is formed. The above steps are repeated to form the required number of multilayer wiring boards.

このように本発明では、ホトレジスト工程に変えて、
感光性絶縁層を用いるので、工程数を削減することがで
き、また、平坦化工程での欠陥の修正を容易に行うこと
ができる。
Thus, in the present invention, instead of the photoresist process,
Since the photosensitive insulating layer is used, the number of steps can be reduced, and defects can be easily corrected in the planarization step.

〔実施例〕〔Example〕

以下、本発明の実施例を図面を用いて説明する。第1
図(a)〜(e)は、本発明の一実施例の多層配線基板
の製造方法を示す工程断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. First
5A to 5E are process cross-sectional views illustrating a method for manufacturing a multilayer wiring board according to one embodiment of the present invention.

第1図(a)に示すように、セラミック基板もしくは
厚膜多層配線板等の基板1上に、例えば、日立化成株式
会社製のピー・アイ・キユー(PIQ)(商品名)をスピ
ンナにより均一に回転塗布した後、熱処理して、ポリイ
ミド膜からなる層間絶縁層2を形成し、これに、通常の
ホトエッチング工程により、スルーホール3を形成す
る。次に、銅または、銅およびクロムから成る導体層を
蒸着法により層間絶縁層2上に成膜し、通常のホトエッ
チング工程により、配線層4として形成する。この際ス
ルーホール部3上に凹部5が発生する。
As shown in FIG. 1 (a), for example, on a substrate 1 such as a ceramic substrate or a thick film multilayer wiring board, for example, a PIQ (trade name) manufactured by Hitachi Chemical Co., Ltd. is made uniform by a spinner. After spin-coating, heat treatment is performed to form an interlayer insulating layer 2 made of a polyimide film, and through holes 3 are formed in the interlayer insulating layer 2 by an ordinary photoetching process. Next, a conductor layer made of copper or copper and chromium is formed on the interlayer insulating layer 2 by an evaporation method, and is formed as a wiring layer 4 by a normal photoetching process. At this time, a concave portion 5 is formed on the through-hole portion 3.

次に、同図(b)に示すように、例えば、日立化成工
業化美式会社製のホトパル(Photo−Pal)(商品名)
を、スピンナにより、全面に回転塗布した後、85℃30分
間熱処理し、感光性絶縁層6を形成する。この際、図示
のごとく、スルーホール部上の凹部5では、感光性絶縁
層6は、他の部分より厚く形成される。
Next, as shown in FIG. 2B, for example, Photo-Pal (trade name) manufactured by Hitachi Chemical Co., Ltd.
Is spin-coated on the entire surface by a spinner, and then heat-treated at 85 ° C. for 30 minutes to form a photosensitive insulating layer 6. At this time, as shown in the figure, the photosensitive insulating layer 6 is formed thicker in the concave portion 5 on the through-hole portion than in other portions.

次に、同図(c)に示すように、感光性絶縁層6をホ
トマスクを用いて、露光・現像し、配線層上の感光性絶
縁層6を除去する。この際、マスクの位置ずれ等によ
り、平坦化に欠陥が発見された場合、70℃のN−メチル
−2−ピロリドン中で、超音波洗浄を行うことにより、
感光性絶縁層6を選択的に除去することができる。
Next, as shown in FIG. 2C, the photosensitive insulating layer 6 is exposed and developed using a photomask, and the photosensitive insulating layer 6 on the wiring layer is removed. At this time, if a defect is found in the planarization due to a mask displacement or the like, by performing ultrasonic cleaning in N-methyl-2-pyrrolidone at 70 ° C.
The photosensitive insulating layer 6 can be selectively removed.

次に、200℃・30分、350℃・60分の熱処理を、窒素気
流中で行い、感光性絶縁層6を、同図(d)に示す、ポ
リイミド膜より成る平坦化絶縁層7と成す。
Next, heat treatment at 200 ° C. for 30 minutes and at 350 ° C. for 60 minutes are performed in a nitrogen stream to form the photosensitive insulating layer 6 into a planarized insulating layer 7 made of a polyimide film shown in FIG. .

次に、同図(e)に示すように、新たな層間絶縁層8
を形成する。以降、必要層数まで上記工程を繰り返し、
多層配線基板を形成する。
Next, as shown in FIG. 4E, a new interlayer insulating layer 8 is formed.
To form Thereafter, the above steps are repeated until the required number of layers is reached,
A multilayer wiring board is formed.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、層間絶縁層上
の配線層および、スルーホールによる段差を、ホトレジ
ストを用いた工程に比べ、少ない工程数で解消でき、ま
た、平坦化時の欠陥の修正も容易なため、信頼性の高
い、高機能の多層配線基板を実現できる。
As described above, according to the present invention, a step due to a wiring layer on an interlayer insulating layer and a through hole can be eliminated in a smaller number of steps as compared with a step using a photoresist, and defects at the time of planarization can be eliminated. Since the correction is easy, a highly reliable, high-performance multilayer wiring board can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(e)は、本発明の一実施例の多層配線
基板の製造方法を示す断面図である。 1……厚膜多層配線板等の基板,2……層間絶縁層,3……
スルーホール,4……配線層,5……スルーホール部の凹
部、6……感光性絶縁膜,7……平坦化絶縁層,8……上層
の層間絶縁層。
1 (a) to 1 (e) are cross-sectional views showing a method for manufacturing a multilayer wiring board according to one embodiment of the present invention. 1 ... board such as thick film multilayer wiring board, 2 ... interlayer insulating layer, 3 ...
Through-hole, 4 ... wiring layer, 5 ... recess in through-hole part, 6 ... photosensitive insulating film, 7 ... planarization insulating layer, 8 ... upper interlayer insulating layer.

フロントページの続き (72)発明者 片岡 文雄 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 横野 中 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭59−74608(JP,A) 特開 昭62−266540(JP,A)Continued on the front page (72) Inventor Fumio Kataoka 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd.Production Technology Laboratory (72) Inventor Naka Naka, 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi, Ltd. (56) References JP-A-59-74608 (JP, A) JP-A-62-266540 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に配線層と絶縁層とを交互に積層し
て成る多層配線基板の製造方法であって、 下層の配線層上に第1の絶縁層を形成し、 該第1の絶縁層にスルーホールを形成して前記下層の配
線層の所望の部分を露出させ、 該露出させた下層の配線及び前記スルーホールの側面と
前記第1の絶縁層上に導体膜を成膜し配線パターンを形
成して配線層を形成し、 該配線層上に感光性絶縁材料を塗布して感光性絶縁膜層
を形成し、 該感光性絶縁膜層を露光・現像して前記スルーホールの
上部を除く前記配線パターンの上部の前記感光性絶縁膜
層を除去し、 前記除去されなかった感光性絶縁膜層を熱処理して該感
光性絶縁膜層の表面を前記感光性絶縁膜層が除去された
配線パターンの表面とほぼ同じ高さにし、 該表面の高さがほぼ同じになった前記熱処理された感光
性絶縁膜層と前記配線パターンとの上に第2の絶縁膜層
を形成する ことを特徴とする多層配線基板の製造方法。
1. A method for manufacturing a multilayer wiring board comprising alternately laminating wiring layers and insulating layers on a substrate, comprising: forming a first insulating layer on a lower wiring layer; A through hole is formed in the insulating layer to expose a desired portion of the lower wiring layer, and a conductive film is formed on the exposed lower wiring, the side surface of the through hole, and the first insulating layer. Forming a wiring pattern, forming a wiring layer, applying a photosensitive insulating material on the wiring layer to form a photosensitive insulating film layer, exposing and developing the photosensitive insulating film layer to form the through hole; Removing the photosensitive insulating film layer above the wiring pattern excluding the upper portion, and heat-treating the non-removed photosensitive insulating film layer so that the photosensitive insulating film layer removes the surface of the photosensitive insulating film layer The height of the wiring pattern is substantially the same as that of the surface of the wiring pattern. Forming a second insulating film layer on the heat-treated photosensitive insulating film layer and the wiring pattern.
【請求項2】基板上に配線層と絶縁層とを交互に積層し
て成る多層配線基板であって、下層の配線層上に形成さ
れ該下層の配線層の所望の部分の上部にスルーホールが
形成された第1の絶縁層と、 該第1の絶縁層上にあって前記スルーホールの側面を介
して前記下層の配線と電気的に接続する配線パターンが
形成された配線層と、 前記第1の絶縁層上及び前記スルーホール上にあって表
面の高さが前記配線パターンの表面とほぼ同じ高さの第
2の絶縁膜層と、 該表面の高さがほぼ同じ前記第2の絶縁膜層と前記配線
パターンとの上に表面がほぼ平坦に形成された第3の絶
縁膜層と を積層して形成したことを特徴とする多層配線基板。
2. A multilayer wiring board comprising a wiring layer and an insulating layer alternately laminated on a substrate, wherein a through hole is formed on a lower wiring layer and a desired portion of the lower wiring layer is formed on the lower wiring layer. A first insulating layer on which a wiring pattern is formed on the first insulating layer and electrically connected to the lower wiring via a side surface of the through hole; A second insulating film layer on the first insulating layer and on the through hole, the surface of which is substantially the same in height as the surface of the wiring pattern; A multilayer wiring board formed by laminating an insulating film layer and a third insulating film layer having a substantially flat surface on the wiring pattern.
JP63241006A 1988-09-28 1988-09-28 Multilayer wiring board and method of manufacturing the same Expired - Lifetime JP2644847B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63241006A JP2644847B2 (en) 1988-09-28 1988-09-28 Multilayer wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241006A JP2644847B2 (en) 1988-09-28 1988-09-28 Multilayer wiring board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0290593A JPH0290593A (en) 1990-03-30
JP2644847B2 true JP2644847B2 (en) 1997-08-25

Family

ID=17067928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241006A Expired - Lifetime JP2644847B2 (en) 1988-09-28 1988-09-28 Multilayer wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2644847B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974608A (en) * 1982-10-21 1984-04-27 Hitachi Ltd Formation of wiring structure
JPS62266540A (en) * 1986-05-14 1987-11-19 Asahi Chem Ind Co Ltd Formation of flattened pattern

Also Published As

Publication number Publication date
JPH0290593A (en) 1990-03-30

Similar Documents

Publication Publication Date Title
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
JP3164068B2 (en) Electronic component and method of manufacturing the same
JP2001251042A (en) Method of forming land of printed board
JP2644847B2 (en) Multilayer wiring board and method of manufacturing the same
JPH09214141A (en) Wiring construction
JP2002190674A (en) Method for manufacturing multilayer flexible circuit board
JP2586745B2 (en) Manufacturing method of printed wiring board
JP3215542B2 (en) Method of manufacturing multilayer thin film wiring board
JPH09260560A (en) Lead frame and its manufacturing method
JPH0587038B2 (en)
JPH03154214A (en) Formation of photoresist pattern
JPS6155796B2 (en)
JP2500659B2 (en) Method for manufacturing printed wiring board
JP2001177253A (en) Manufacturing method for multilayer printed board
JPH07202425A (en) Production of mulrilayer wiring board
JPS6334937A (en) Manufacture of film carrier
JP2755019B2 (en) Method for manufacturing multilayer wiring board
JPH04162642A (en) Manufacture of high density multi-layered wiring board
JPH0354873B2 (en)
JPH03280492A (en) Formation of multilayered insulating film
JPH0766551A (en) Manufacture of thin film multilayer interconnection board
JPS63285716A (en) Manufacture of thin-film magnetic head
JPH1168311A (en) Manufacture of printed wiring board
JPH0499342A (en) Metal protrusion forming substrate and its manufacture and transfer
JPH05129764A (en) Manufacture of printed wiring board