JPH0587038B2 - - Google Patents
Info
- Publication number
- JPH0587038B2 JPH0587038B2 JP61064970A JP6497086A JPH0587038B2 JP H0587038 B2 JPH0587038 B2 JP H0587038B2 JP 61064970 A JP61064970 A JP 61064970A JP 6497086 A JP6497086 A JP 6497086A JP H0587038 B2 JPH0587038 B2 JP H0587038B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- conductor wiring
- etching
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 62
- 239000010409 thin film Substances 0.000 claims description 49
- 238000007747 plating Methods 0.000 claims description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 37
- 239000010953 base metal Substances 0.000 claims description 37
- 229910052802 copper Inorganic materials 0.000 claims description 37
- 239000010949 copper Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 35
- 229910052804 chromium Inorganic materials 0.000 claims description 29
- 239000011651 chromium Substances 0.000 claims description 29
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 4
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 140
- 239000010408 film Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- -1 potassium ferricyanide Chemical compound 0.000 description 3
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XZXYQEHISUMZAT-UHFFFAOYSA-N 2-[(2-hydroxy-5-methylphenyl)methyl]-4-methylphenol Chemical compound CC1=CC=C(O)C(CC=2C(=CC=C(C)C=2)O)=C1 XZXYQEHISUMZAT-UHFFFAOYSA-N 0.000 description 1
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229940107816 ammonium iodide Drugs 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- VXAPDXVBDZRZKP-UHFFFAOYSA-N nitric acid phosphoric acid Chemical compound O[N+]([O-])=O.OP(O)(O)=O VXAPDXVBDZRZKP-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、高集積LSIなどを実装する多層配線
基板の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a multilayer wiring board on which highly integrated LSIs and the like are mounted.
［従来の技術］
従来の多層配線基板の製造方法においては、た
とえば第３図ａに示す如く、基板１の上面全面に
亘つてめつきの電極となりうる下地金属層２を形
成し、その上面に第３図ｂに示す如く、所望の導
体配線パターンの形状に溝加工されたレジスト３
を形成する。[Prior Art] In a conventional method for manufacturing a multilayer wiring board, for example, as shown in FIG. As shown in Figure 3b, the resist 3 is grooved in the shape of the desired conductor wiring pattern.
form.
しかるのち、第３図ｃに示す如く、露出した前
記下地金属層２を電極として電気めつき４を行な
い、前記レジスト３の溝を選択的に導体充填す
る。このとき、スルーホール（図示せず）も同様
に形成する。 Thereafter, as shown in FIG. 3c, electroplating 4 is performed using the exposed base metal layer 2 as an electrode to selectively fill the grooves of the resist 3 with a conductor. At this time, through holes (not shown) are also formed in the same way.
ついで、第３図ｄに示す如く、レジスト３を除
去して導体配線５を形成し、第３図ｅに示す如
く、導体配線５に対接する以外の前記下地金属層
２を除去し、第３図ｆに示す如く、基板１の上面
全面に前記導体配線５を包むように絶縁層６を形
成したのち、第３図ｇに示す如く研磨などにより
前記導体配線５の上面を露出するとともに該絶縁
層６の表面を平面研磨し、以下、前記の工程を繰
返して多層配線基板を製造する方法が実施されて
いる。［例、プロシーデインクス・オブ・ザ・サ
ーテイーフオース・イー・シー・シー〈エレクト
ロニツク・コンポーネント・コンフアレンス〉
（Proceedings of the 34th ECC〈Electronic
Component Confernce〉）p82〜87′84参照］
［発明が解決しようとする問題点］
前記の従来技術では、選択めつきをし、レジス
トを除去し、下地金属層を除去したのち、全面に
絶縁層を形成し、該絶縁層の表面を研磨すること
によつて導体金属を露出させるとともに該絶縁層
の表面を平面加工する工程が必要となる。 Next, as shown in FIG. 3d, the resist 3 is removed to form a conductor wiring 5, and as shown in FIG. As shown in FIG. A method has been implemented in which the surface of the substrate 6 is polished to a flat surface, and the above-mentioned steps are then repeated to manufacture a multilayer wiring board. [Example: Procedures of the Third Place E.C. (Electronic Components Conference)]
(Proceedings of the 34th ECC〈Electronic
Component Confernce〉) See pages 82 to 87'84] [Problems to be solved by the invention] In the above-mentioned conventional technology, after selectively plating, removing the resist, and removing the base metal layer, an insulating layer is formed on the entire surface. , and polishing the surface of the insulating layer to expose the conductive metal, as well as processing the surface of the insulating layer into a flat surface.
そのため、工程数が多くなり、かつ基板のそり
などによつて表面の平面加工が困難であり、かつ
平面研磨された表面にばらつきが発生すると、そ
れが配線抵抗のばらつきに反映するなどの問題が
ある。 Therefore, the number of steps increases, and it is difficult to flatten the surface due to board warpage, etc., and if variations occur in the polished surface, this will be reflected in variations in wiring resistance. be.
本発明の目的は、前記従来技術の問題点に鑑
み、大幅に工程数を減少するとともに表面研磨を
不要にして製造の容易化を可能とする多層配線基
板の製造方法を提供することにある。 SUMMARY OF THE INVENTION In view of the problems of the prior art, an object of the present invention is to provide a method for manufacturing a multilayer wiring board that greatly reduces the number of steps and eliminates the need for surface polishing to facilitate manufacturing.
［問題点を解決するための手段］
前記の目的は、基板上に下地金属層を積層し、
かつ該下地金属層を、エツチングにより該基板の
前記導体配線を形成すべき面に所望の配線パター
ン形状と略同形状に形成する第一工程と、基板及
び下地金属層上に第一絶縁層を積層し、かつ該第
一絶縁層をドライエツチングと感光性樹脂を露光
させるエツチングとの何れか一方により除去し、
基板上の前記下地金属層を除く位置に所望形状の
第一絶縁層を形成する第二工程と、前記第一絶縁
層をめつきレジストとして無電解銅めつき処理
し、基板における第一絶縁層間の下地金属層上
に、第一絶縁層と同一高さの厚みを有する導体配
線を形成する第三工程と、基板の第一絶縁層及び
導体配線上に対し、無電解銅めつき時においてそ
の絶縁層との密着性が良好でかつ導電性を有する
材質の薄膜を積層し、かつ該薄膜をエツチングに
より導体配線上に位置させる第四工程と、基板の
第一絶縁層及び薄膜の上にその第一絶縁層と同材
質の第二絶縁層を積層し、該第二絶縁層における
導体配線の一部と対応する部分をドライエツチン
グと感光性樹脂を露光させるエツチングとの何れ
か一方により除去して薄膜の一部を露出させた
後、該薄膜の露出した部分をエツチングして前記
導体配線の一部を露出させる第五工程と、第二絶
縁層をめつきレジストとして無電解銅めつき処理
し、第二絶縁層間に導体配線と接続されるスルー
ホール充填用の接続部を第二絶縁層と同一高さの
厚みに形成する第六工程とを有することにより達
成される。[Means for solving the problem] The above object is to stack a base metal layer on a substrate,
and a first step of forming the base metal layer in substantially the same shape as a desired wiring pattern on the surface of the substrate where the conductor wiring is to be formed by etching, and forming a first insulating layer on the substrate and the base metal layer. laminated, and removing the first insulating layer by either dry etching or etching that exposes the photosensitive resin,
a second step of forming a first insulating layer of a desired shape on a position on the substrate excluding the base metal layer; and performing an electroless copper plating process using the first insulating layer as a plating resist to form a layer between the first insulating layers on the substrate. A third step of forming a conductor wiring having the same height as the first insulating layer on the underlying metal layer, and a third step of forming a conductor wiring having the same height as the first insulating layer and the conductor wiring during electroless copper plating on the first insulating layer and the conductor wiring of the substrate. A fourth step of laminating a thin film made of a conductive material that has good adhesion to the insulating layer and positioning the thin film on the conductor wiring by etching; A second insulating layer made of the same material as the first insulating layer is laminated, and a portion of the second insulating layer corresponding to a part of the conductor wiring is removed by either dry etching or etching that exposes the photosensitive resin. a fifth step of exposing a part of the thin film through etching, and then etching the exposed part of the thin film to expose a part of the conductor wiring; and an electroless copper plating process using the second insulating layer as a plating resist. This is achieved by including a sixth step of forming a through-hole filling connecting portion to be connected to the conductor wiring between the second insulating layers to have the same height and thickness as the second insulating layer.
［作用］
導体配線を無電解めつきで形成する場合、めつ
きの下地金属層は導通がとれている必要がないの
で、めつきに先き立つてパターニングすることが
可能である。[Operation] When forming conductor wiring by electroless plating, the base metal layer for plating does not need to be electrically conductive, so it is possible to pattern it prior to plating.
本願発明では、上述の如く、第一工程〜第三工
程により、導体配線を無電解銅めつきによつて形
成し、しかもその導体配線の形成に際し、第一絶
縁層がめつきレジストとして機能し、導体配線と
第一絶縁層との高さを同一にすることができるよ
うに構成したので、めつきレジストの塗布、パタ
ーンニング、除去を行うことが不要になるばかり
でなく、第一絶縁層を研磨することが不要にな
り、それだけ工程数を削減することができる。ま
た接続部の形成時には、第二絶縁層がめつきレジ
ストとして機能し、第二絶縁層と同一高さの接続
部を形成するので、接続部の形成においても第二
絶縁層を研磨することがなく、従つて、導体配線
と接続部とを繰り返し設ける多層配線基板では工
程数を大幅に減少することができる。また導体配
線上の薄膜によつて第二絶縁層が導体から剥離す
るのを防止し得る。その結果、多層配線基板を確
実にかつ容易に製造することができる。 In the present invention, as described above, conductor wiring is formed by electroless copper plating in the first to third steps, and when forming the conductor wiring, the first insulating layer functions as a plating resist, Since the conductor wiring and the first insulating layer are configured to have the same height, not only does it become unnecessary to apply, pattern, and remove plating resist, but the first insulating layer Polishing becomes unnecessary, and the number of steps can be reduced accordingly. Furthermore, when forming the connection part, the second insulating layer functions as a plating resist and forms the connection part at the same height as the second insulating layer, so there is no need to polish the second insulating layer when forming the connection part. Therefore, in a multilayer wiring board in which conductor wiring and connecting portions are repeatedly provided, the number of steps can be significantly reduced. Furthermore, the thin film on the conductor wiring can prevent the second insulating layer from peeling off from the conductor. As a result, a multilayer wiring board can be manufactured reliably and easily.
［実施例］
以下、本発明の一実施例である第１図ａ〜ｅに
より説明する。[Example] Hereinafter, an example of the present invention will be described with reference to FIGS. 1a to 1e.
実施例 １
第１図ａに示す如く、基板１上に銅薄膜からな
る下地金属層２を積層したのち、同図ｂに示す如
く、ウエツトエツチングなどで前記下地金属層２
を所望の導体配線パターンと略同形状にし、その
後溝加工されたポリイミド系樹脂よりなる絶縁層
６−1を形成する。Example 1 As shown in FIG. 1a, a base metal layer 2 made of a copper thin film was laminated on a substrate 1, and then, as shown in FIG. 1b, the base metal layer 2 was etched by wet etching or the like.
is made into approximately the same shape as the desired conductor wiring pattern, and then an insulating layer 6-1 made of polyimide resin with grooves is formed.
その場合、下地金属層２は第１図ａに示すよう
に、基板１上に銅膜をスパツタ法や真空上着法等
により一様の厚さ（約5000A（オングストロー
ム））に積層され、その後、ホトエツチング法等
で銅膜の不必要な部分を除去することにより、同
図ｂに示す如く、基板１上において後述する導体
配線５と略同形状のパターンに形成される。即
ち、銅膜上にスピンナを用いてAZ系のフオトレ
ジストを塗布した後、ホトマスクを用いて露光現
象してレジストをパターンニングした後、レジス
トをマスクとしてヨウ素／ヨウ化アンモニウム系
水溶液を用いて、レジスト以外の不要部分の銅膜
を除去した後、剥離液（東京応化製 S502）を
用いてレジストを剥離し、パターンニングを完成
する。 In that case, the base metal layer 2 is formed by laminating a copper film on the substrate 1 to a uniform thickness (approximately 5000 Angstroms) by a sputtering method or a vacuum coating method, as shown in FIG. By removing unnecessary portions of the copper film by photo-etching or the like, a pattern having approximately the same shape as the conductor wiring 5 to be described later is formed on the substrate 1, as shown in FIG. That is, after applying an AZ-based photoresist on a copper film using a spinner, the resist is patterned by exposure using a photomask, and then an iodine/ammonium iodide-based aqueous solution is used with the resist as a mask. After removing unnecessary parts of the copper film other than the resist, the resist is stripped using a stripping solution (Tokyo Ohka S502) to complete the patterning.
絶縁層６−1は、基板１及び下地金属層２の表
面に一様の厚みをもつて積層され、その後、パタ
ーンニングされたAl或いはSiO2膜をマスクとし
てドライエツチングすることにより、基板１上に
おいて略下地金属層２を除く位置に形成される。
さらに具体的には、基板１、下地金属層２に積層
された絶縁層６−1上に、スパツタリングにより
約1μmのアルミニウム膜を形成し、ネガ型フオト
レジスト（例えば東京応化製 OMR−83）をス
ピンナを用いて塗布した後、加熱、ベークし、そ
の後、フオトマスクを用いて露光現像してレジス
トをパターンニングした。これをリン酸−硝酸系
のアルミニウムエツチング液を用いて不要な部分
のアルミニウムを除去した。その後、パターン化
したアルミニウム膜をマスクとして酸素プラズマ
を用いたドライエツチングにより、ポリイミドを
灰化除去し、ポリイミドからなる絶縁層６−1に
垂直な壁を有する溝を形成する。また、この工程
でアルミニウムのパターンニングに用いたフオト
レジストも灰化除去する。そして、溝形成を完了
した後、リン酸／硝酸系水溶液を用いて残つたア
ルミニウムマスクを除去する。 The insulating layer 6-1 is laminated to a uniform thickness on the surfaces of the substrate 1 and the underlying metal layer 2, and then dry-etched using a patterned Al or SiO 2 film as a mask to form a layer on the substrate 1. It is formed at a position substantially excluding the base metal layer 2.
More specifically, an aluminum film of approximately 1 μm is formed by sputtering on the insulating layer 6-1 laminated on the substrate 1 and the base metal layer 2, and a negative photoresist (for example, OMR-83 manufactured by Tokyo Ohka) is applied. After coating using a spinner, the resist was heated and baked, and then exposed and developed using a photomask to pattern the resist. Unnecessary portions of the aluminum were removed using a phosphoric acid-nitric acid based aluminum etching solution. Thereafter, by dry etching using oxygen plasma using the patterned aluminum film as a mask, the polyimide is removed by ashing, thereby forming a groove having vertical walls in the insulating layer 6-1 made of polyimide. Further, in this step, the photoresist used for patterning the aluminum is also removed by ashes. After completing the groove formation, the remaining aluminum mask is removed using a phosphoric acid/nitric acid-based aqueous solution.
または、絶縁層６−1に感光性ポリイミドを用
い、これを露光現像することにより形成しても良
い。その場合、絶縁層６−1としては感光性ポリ
イミド（例えば東レ製 ホトニーマ）を用い、ま
ず、パターン化した下地金属層２を含む基板１上
にスピンナを用いて感光性ポリイミドを回転塗布
し、80℃で30分間乾燥した。次いで、ホトマスク
を用いて赤外線露光し、Ｎ−メチル−２−ピロリ
ドン、エタノールからなる混液で現像し、不要な
部分のポリイミドを除去し、エタノールでリンス
することにより、絶縁層６−1に溝を形成する。
その後、窒素雰囲気中、350℃で30分間加熱処理
して、絶縁層６−1を完成させる。 Alternatively, the insulating layer 6-1 may be formed by using photosensitive polyimide and exposing and developing it. In that case, photosensitive polyimide (for example, Toray Photoneima) is used as the insulating layer 6-1 . First, the photosensitive polyimide is spin-coated onto the substrate 1 including the patterned base metal layer 2 using a spinner. Dry for 30 minutes at °C. Next, the insulating layer 6-1 is exposed to infrared light using a photomask, developed with a mixture of N-methyl-2-pyrrolidone and ethanol, unnecessary portions of polyimide are removed, and grooves are formed in the insulating layer 6-1 by rinsing with ethanol. Form.
Thereafter, heat treatment is performed at 350° C. for 30 minutes in a nitrogen atmosphere to complete the insulating layer 6-1 .
ついで、第１図ｃに示す如く、前記下地金属層
２上に前記溝加工されたポリイミド系樹脂よりな
る絶縁層６−1をめつきレジストとして選択的に
無電解銅めつきを行ない、絶縁層６−1と同一高
さの厚みを有する銅めつき層１０を形成して導体
配線５を形成する。 Next, as shown in FIG. 1c, electroless copper plating is selectively performed on the base metal layer 2 using the grooved insulating layer 6-1 made of polyimide resin as a plating resist, thereby forming an insulating layer. A copper plating layer 10 having the same height and thickness as 6-1 is formed to form the conductor wiring 5.
しかるのち、第１図ｄに示す如く、スルーホー
ルを形成するため、まず、前記導体配線５の上に
クロム薄膜７−2を形成し、次いでそのクロム薄
膜７−2及び絶縁層６−1の上にポリイミド系樹脂
よりなる絶縁層６−2を形成し、さらに該絶縁層
６−2及びクロム薄膜７−2の一部分をエツチング
することにより、スルーホールパターン（溝）１
１を形成する。 Thereafter, as shown in FIG. 1d, in order to form a through hole, a chromium thin film 7-2 is first formed on the conductor wiring 5, and then the chromium thin film 7-2 and the insulating layer 6-1 are coated. A through-hole pattern (groove) 1 is formed by forming an insulating layer 6-2 made of polyimide resin thereon and etching a portion of the insulating layer 6-2 and the chromium thin film 7-2 .
form 1.
即ち、クロム薄膜７−2は、第１図ｃに示す如
く導体配線５を形成した後、該導体配線５及び絶
縁層６−1の表面上にスパツタリングにより
1000Aの膜厚で一様に形成される。その後図示し
ていないが、クロム薄膜７−2上にネガ型レジス
ト（例えば、東京応化製 OMR−83）をスピン
ナを用いて回転塗布し、これにフオトマスクを用
いて露光、現像してパターン化したレジストを
得、その後、フエリシアン化カリウム／水酸化カ
リウム水溶液を用いて不要なクロム膜を除去した
後、剥離液（東京応化製 S502）を用いてレジ
ストを除去することにより、第１図ｄに示す如き
銅めつき層１０上にのみクロム薄膜７−2を形成
する。このクロム薄膜７−2は、無電解銅めつき
処理したとき、その上に積層される後述の絶縁層
６−2との密着性が良好な特性を得ることができ
る。 That is, after the conductor wiring 5 is formed as shown in FIG .
Formed uniformly with a film thickness of 1000A. Although not shown, a negative resist (for example, Tokyo Ohka OMR-83) was then spin-coated on the chromium thin film 7-2 using a spinner, and this was exposed and developed using a photomask to form a pattern. After obtaining a resist, removing an unnecessary chromium film using a potassium ferricyanide/potassium hydroxide aqueous solution, and removing the resist using a stripping solution (Tokyo Ohka S502), a product as shown in Figure 1d is obtained. A chromium thin film 7-2 is formed only on the copper plating layer 10. When this chromium thin film 7-2 is subjected to electroless copper plating treatment, it is possible to obtain good adhesion properties with an insulating layer 6-2 , which will be described later, laminated thereon.
絶縁層６−2は絶縁層６−1と同材質のものであ
つて、上述の如く銅めつき層１０上にクロム薄膜
７−2を形成した後、そのクロム薄膜７−2及び絶
縁層６−1の表面上に形成される。そして、絶縁
層６−2において銅めつき層１０と対応する一部
をエツチングすることにより、クロム薄膜７−2
の一部を露出させてスルーホールパターン１１を
形成する。なお、絶縁層６−2の形成及びエツチ
ングについては絶縁層６−1と同様であるので、
ここではその説明を省略する。 The insulating layer 6-2 is made of the same material as the insulating layer 6-1 , and after forming the chromium thin film 7-2 on the copper plating layer 10 as described above, the chromium thin film 7-2 and the insulating layer 6 are - formed on the surface of 1 . Then, by etching a portion of the insulating layer 6-2 corresponding to the copper plating layer 10, a chromium thin film 7-2 is formed.
A through hole pattern 11 is formed by exposing a portion of the through hole pattern 11. Note that the formation and etching of the insulating layer 6-2 are the same as those for the insulating layer 6-1 , so
The explanation thereof will be omitted here.
そして、スルーホールパターン１１の形成後、
該パターン１１から露出するクロム薄膜７−2を
選択的にエツチングする。クロム薄膜７−2のエ
ツチングに際しては、フエリシアン化カリウム／
水酸化カリウム水溶液を用い、クロム薄膜７−2
のスルーホールパターン１１に対応する部分を除
去することにより、下地金属層２を露出させる。
かかる露出した下地金属層２上に絶縁層６−2を
無電解銅めつきし、絶縁層６−2と同一面を有す
る接続部１２を形成することにより、接続部１２
と導体配線５とを電気的に接続する。 After forming the through hole pattern 11,
The chromium thin film 7-2 exposed from the pattern 11 is selectively etched. When etching the chromium thin film 7-2 , potassium ferricyanide/
Chromium thin film 7-2 using potassium hydroxide aqueous solution
The base metal layer 2 is exposed by removing the portion corresponding to the through-hole pattern 11 .
By applying electroless copper plating to the insulating layer 6-2 on the exposed base metal layer 2 and forming the connecting portion 12 having the same surface as the insulating layer 6-2 , the connecting portion 12 is formed.
and the conductor wiring 5 are electrically connected.
以下、上記の工程を繰返すことにより多層配線
基板を製造することができる。 Thereafter, a multilayer wiring board can be manufactured by repeating the above steps.
実施例では、上述の如く、基板１上に設けた下
地金属層２をエツチングすることによつて配線パ
ターンと略同形状に形成し、その下地金属層２及
び基板１上に設けた絶縁層６−1をエツチングす
ることによつて基板１上の下地金属層２を除く位
置に所望形状の絶縁層６−1を形成し、その後、
絶縁層６−1間の下地金属層２上に、絶縁層６−1
と同一高さの厚みを有する導体配線５を形成した
ので、導体配線５の形成に際して絶縁層６−1が
めつきレジストとして機能し、導体配線５と絶縁
層６−1との高さを同一にすることができる。従
つて、電気めつきを利用する従来技術に比較する
と、導体配線５を設けるためにめつきレジスト３
の塗布、パターンニング、その後の除去をするこ
とが不要になるばかりでなく、絶縁層６−1を導
体配線５と同一高さまで研磨することが不要にな
り、それだけ工程数を減少することができる。 In the embodiment, as described above, the base metal layer 2 provided on the substrate 1 is formed into approximately the same shape as the wiring pattern by etching, and the base metal layer 2 and the insulating layer 6 provided on the substrate 1 are etched. - 1 to form an insulating layer 6-1 in a desired shape at a position on the substrate 1 excluding the base metal layer 2, and then,
An insulating layer 6-1 is placed on the base metal layer 2 between the insulating layers 6-1 .
Since the conductor wiring 5 is formed to have the same height and thickness, the insulating layer 6-1 functions as a plating resist when forming the conductor wiring 5, and the heights of the conductor wiring 5 and the insulating layer 6-1 are made the same. can do. Therefore, compared to the conventional technology using electroplating, the plating resist 3 is required to provide the conductor wiring 5.
Not only does it become unnecessary to apply, pattern, and then remove the insulating layer 6-1 , but it also becomes unnecessary to polish the insulating layer 6-1 to the same height as the conductor wiring 5, and the number of steps can be reduced accordingly. .
また、実施例では、銅めつき層１０としての導
体配線５上にクロム薄膜７−2を設けると共に、
該クロム薄膜７−2及び絶縁層６−1上に絶縁層６
−2を設け、その絶縁層６−2及びクロム薄膜７−
２のエツチングしたスルーホールパターン１１に
無電解銅メツキすることにより、絶縁層６−2と
同一高さの接続部１２を形成するので、接続部１
２の形成においても絶縁層６−2がめつきレジス
トとして機能することにより、絶縁層６−2を研
磨することがない。従つて、導体配線５の形成、
接続部１２の形成を繰り返し行う多層配線基板に
あつては、工程数を大幅に減少することができ
る。 Further, in the embodiment, a chromium thin film 7-2 is provided on the conductor wiring 5 as the copper plating layer 10, and
An insulating layer 6 is formed on the chromium thin film 7-2 and the insulating layer 6-1 .
- 2 , its insulating layer 6- 2 and chromium thin film 7-
By applying electroless copper plating to the etched through hole pattern 11 of No. 2 , the connecting portion 12 is formed at the same height as the insulating layer 6-2 .
2, the insulating layer 6-2 functions as a plating resist, so that the insulating layer 6-2 is not polished. Therefore, the formation of the conductor wiring 5,
In the case of a multilayer wiring board in which the connection portions 12 are repeatedly formed, the number of steps can be significantly reduced.
これに加え、絶縁層６−2は絶縁層６−1と同材
質であるので双方の密着性が良好となるばかりで
なく、導体配線５上にクロム薄膜７−2を設ける
ことによつて該クロム薄膜７−2と絶縁層６−2と
の密着性も良好となり、そのため、接続部１２を
形成するために銅めつき液に浸したとき、絶縁層
６−2が導体から剥離するおそれがない。 In addition, since the insulating layer 6-2 is made of the same material as the insulating layer 6-1 , not only does the adhesion between them become good, but also the provision of the chromium thin film 7-2 on the conductor wiring 5 makes it possible to The adhesion between the chromium thin film 7-2 and the insulating layer 6-2 is also good, so there is no risk that the insulating layer 6-2 will peel off from the conductor when it is immersed in a copper plating solution to form the connection part 12. do not have.
さらに、絶縁層６−1，６−2をドライエツチン
グや感光性樹脂の露光現像によつて所定形状に形
成するので、溝の断面が垂直になり、そのため、
導体配線５及び接続部１２もそれに対応し形成で
きるので、配線幅が狭くかつ配線膜厚の厚い配線
を実現でき、即ち、高アスペクト比配線を狭い配
線ピツチで形成できることにより、高密度配線を
達成できる。本例では絶縁層６−1，６−2として
有機系樹脂であるポリイミドを用いているので、
20〜30μmの厚みのものを形成できることにより、
それと同様の厚みの導体配線５も確実に形成で
き、これにより消費電力の大きなECLタイプの
LSIを搭載できる多層配線基板を製造し得る。 Furthermore, since the insulating layers 6-1 and 6-2 are formed into a predetermined shape by dry etching or exposure and development of a photosensitive resin, the cross section of the groove is vertical, so that
Since the conductor wiring 5 and the connecting portion 12 can be formed correspondingly, it is possible to realize wiring with a narrow wiring width and a thick wiring film thickness.In other words, by forming high aspect ratio wiring with a narrow wiring pitch, high density wiring can be achieved. can. In this example, since polyimide, which is an organic resin, is used for the insulating layers 6-1 and 6-2 ,
By being able to form things with a thickness of 20 to 30 μm,
Conductor wiring 5 of similar thickness can also be formed reliably, making it possible to reliably form conductor wiring 5 of the same thickness as that of the ECL type, which consumes a large amount of power.
It is possible to manufacture multilayer wiring boards on which LSIs can be mounted.
実施例 ２
つぎに本発明の他の一実施例である第２図ａ〜
ｆにより説明する。Embodiment 2 Next, FIGS. 2 a to 2 which show another embodiment of the present invention
This will be explained using f.
第２図ａに示す如く、基板１上にクロム薄膜７
−1、銅薄膜８およびクロム薄膜９の順に全面蒸
着して下地金属層２を形成する。 As shown in FIG. 2a, a chromium thin film 7 is formed on the substrate 1.
-1 , a copper thin film 8 and a chromium thin film 9 are deposited on the entire surface in this order to form a base metal layer 2.
ついで、第２図ｂに示す如く、ウエツトエツチ
ングなどで下地金属層２を所望の導体配線パター
ンと略同形状にし、そして下地金属層２および基
板１の表面上に絶縁層６−1を設けた後、絶縁層
６−1の不要部分をドライエツチングなどで除去
することにより、下地金属層２が露出するように
溝加工された絶縁層６−1を形成する。 Next, as shown in FIG. 2b, the base metal layer 2 is made into approximately the same shape as the desired conductor wiring pattern by wet etching, etc., and an insulating layer 6-1 is provided on the base metal layer 2 and the surface of the substrate 1. After that, unnecessary portions of the insulating layer 6-1 are removed by dry etching or the like, thereby forming the insulating layer 6-1 with grooves so that the base metal layer 2 is exposed.
しかるのち、第２図ｃに示す如く、前記絶縁層
６−1をレジストして前記下地金属層２の最表面
層のクロム薄膜９をフエリシアン化カリウム／水
酸化カリウム水溶液で選択的にエツチングする。 Thereafter, as shown in FIG. 2c, the insulating layer 6-1 is resisted and the chromium thin film 9 on the outermost surface of the base metal layer 2 is selectively etched with a potassium ferricyanide/potassium hydroxide aqueous solution.
その後、第２図ｄに示す如く、内層である前記
銅薄膜８上に前記絶縁層６−1をめつきレジスト
として選択的に無電解めつきを行ない、銅めつき
層１０を形成することにより、導体配線５を形成
する。 Thereafter, as shown in FIG. 2d, electroless plating is selectively performed on the copper thin film 8, which is the inner layer, using the insulating layer 6-1 as a plating resist to form a copper plating layer 10. , a conductor wiring 5 is formed.
以下、前記実施例１と同様な方法により第２図
ｅおよび第２図ｆに示す如くスルーホールを形成
したのち、前記の工程を繰返すことにより多層配
線基板を製造することができる。 Thereafter, a multilayer wiring board can be manufactured by forming through holes as shown in FIGS. 2e and 2f by the same method as in Example 1, and then repeating the above steps.
第２図に示す実施例では、下地金属層２の表層
であるクロム薄膜９をエツチングし、クロム薄膜
９の上に絶縁層６−1の一部が接するようにした
ので、無導体配線５を形成するために無電解銅め
つきしても、絶縁層６−1が下地金属層２から剥
離するのを防止することができる。そのため、多
層配線基板の要の部分である基板１，絶縁層６−
１の双方の密着性を十分確保することができる。
しかも、下地金属層２の銅薄膜８が露出するの
で、無電解銅めつきしたときの導体配線５の形成
を安定して得ることができる。そして、第２図に
示す実施例においては、絶縁層６−1、銅めつき
層１０、絶縁層６−2、接続部１２の形成が第１
図に示す実施例と同様であるので、同様の効果を
得ることができる。 In the embodiment shown in FIG. 2, the chromium thin film 9, which is the surface layer of the base metal layer 2, is etched so that a part of the insulating layer 6-1 is in contact with the chromium thin film 9. Even if electroless copper plating is used to form the insulating layer 6-1, it is possible to prevent the insulating layer 6-1 from peeling off from the underlying metal layer 2. Therefore, the main parts of the multilayer wiring board are the board 1, the insulating layer 6-
It is possible to sufficiently ensure the adhesion of both of the above .
Moreover, since the copper thin film 8 of the base metal layer 2 is exposed, the conductor wiring 5 can be stably formed when electroless copper plating is performed. In the embodiment shown in FIG. 2, the formation of the insulating layer 6-1 , the copper plating layer 10, the insulating layer 6-2 , and the connecting portion 12 is performed in the first step.
Since this embodiment is similar to the embodiment shown in the figure, similar effects can be obtained.
なお、下地金属層２としてクロム薄膜７−1、
銅薄膜８、クロム薄膜９の三層構造に形成した例
を示したが、銅薄膜８とその上に形成されるクロ
ム薄膜９との二層構造にしても、導体配線５と絶
縁層６−1との密着性を良好に行うことができ、
図示実施例に限定されるものではない。 In addition, as the base metal layer 2, a chromium thin film 7-1 ,
Although an example has been shown in which the copper thin film 8 and the chromium thin film 9 are formed in a three-layer structure, even if a two-layer structure is formed with the copper thin film 8 and the chromium thin film 9 formed thereon, the conductor wiring 5 and the insulating layer 6- Good adhesion with 1 can be achieved,
The invention is not limited to the illustrated embodiment.
［効果］
以上述べたる如く、本発明の一番目の発明によ
れば、導体配線を無電解銅めつきによつて形成
し、しかもその導体配線の形成に際し、第一絶縁
層がめつきレジストとして機能し、導体配線と第
一絶縁層との高さを同一にすることができるよう
に構成したので、めつきレジストの塗布、パター
ンニング、除去を行うことが不要になるばかりで
なく、第一絶縁層を研磨することが不要になり、
それだけ工程数を削減することができ、また接続
部の形成時には、第二絶縁層がめつきレジストと
して機能し、第二絶縁層と同一高さの接続部を形
成するので、接続部の形成においても第二絶縁層
を研磨することがなく、従つて、導体配線と接続
部とを繰り返す多層配線基板では工程数を大幅に
減少することができ、また導体配線上の薄膜によ
つて第二絶縁層が導体から剥離するのを防止し得
る結果、確実にかつ容易に多層配線基板を製造す
ることができる。[Effects] As described above, according to the first aspect of the present invention, conductive wiring is formed by electroless copper plating, and when forming the conductive wiring, the first insulating layer functions as a plating resist. However, since the conductor wiring and the first insulating layer are configured to have the same height, not only does it become unnecessary to apply, pattern, and remove plating resist, but also the height of the first insulating layer becomes the same. No need to polish layers,
The number of steps can be reduced accordingly, and since the second insulating layer functions as a plating resist when forming the connection part and forms the connection part at the same height as the second insulating layer, it is possible to reduce the number of steps when forming the connection part. There is no need to polish the second insulating layer, and therefore the number of steps can be significantly reduced in multilayer wiring boards where conductor wiring and connection parts are repeated. As a result, a multilayer wiring board can be manufactured reliably and easily as a result of being able to prevent the conductor from peeling off.
また本発明の二番目の発明によれば、上記一番
目の発明と同様の効果を得ることができる他、下
地金属層の最表面層において第一絶縁層と接する
面を除く位置をエツチングする工程を有し、第一
絶縁層が下地金属層の最表層から剥離するのを防
止し得るので、特に多層配線基板の要となる基
板、第一絶縁層の双方の密着性を充分確保するこ
とができる。 According to the second invention of the present invention, in addition to obtaining the same effects as the first invention, a step of etching the outermost surface layer of the base metal layer excluding the surface in contact with the first insulating layer is performed. Since the first insulating layer can be prevented from peeling off from the outermost layer of the underlying metal layer, it is possible to ensure sufficient adhesion between both the substrate and the first insulating layer, which are the key components of a multilayer wiring board. can.
第１図ａ〜ｅは本発明の一実施例である多層配
線基板の製造工程図、第２図ａ〜ｆは本発明の他
の一実施例である多層配線基板の製造工程図、第
３図ａ〜ｇは従来の多層配線基板の製造工程図で
ある。
１……基板、２……下地金属層、５……導体配
線、６−1……絶縁層、６−2……絶縁層、７−1，
７−2……クロム薄膜、８……銅薄膜、９……ク
ロム薄膜、１０……銅めつき層、１１……溝、１
２……接続部。
1A to 1E are manufacturing process diagrams of a multilayer wiring board that is an embodiment of the present invention, FIGS. 2A to 2F are manufacturing process diagrams of a multilayer wiring board that is another embodiment of the present invention, and 3 Figures a to g are process diagrams for manufacturing a conventional multilayer wiring board. DESCRIPTION OF SYMBOLS 1...Substrate, 2...Base metal layer, 5...Conductor wiring, 6-1 ...Insulating layer, 6-2 ...Insulating layer, 7-1 ,
7-2 ...Chromium thin film, 8...Copper thin film, 9...Chromium thin film, 10...Copper plating layer, 11...Groove, 1
2...Connection part.
Claims (1)
多層配線基板の導体配線を形成する多層配線基板
の製造方法において、基板上に下地金属層を積層
し、かつ該下地金属層を、エツチングにより該基
板の前記導体配線を形成すべき面に所望の配線パ
ターン形状と略同形状に形成する第一工程と、基
板及び下地金属層上に第一絶縁層を積層し、かつ
該第一絶縁層をドライエツチングと感光性樹脂を
露光させるエツチングとの何れか一方により除去
し、基板上の前記下地金属層を除く位置に所望形
状の第一絶縁層を形成する第二工程と、前記第一
絶縁層をめつきレジストとして無電解銅めつき処
理し、基板における第二絶縁層間の下地金属層上
に、第一絶縁層と同一高さの厚みを有する導体配
線を形成する第三工程と、基板の第一絶縁層及び
導体配線上に対し、無電解銅めつき時においてそ
の絶縁層との密着性が良好でかつ導電性を有する
材質の薄膜を積層し、かつ該薄膜をエツチングに
より導体配線上に位置させる第四工程と、基板の
第一絶縁層及び薄膜の上にその第一絶縁層と同材
質の第二絶縁層を積層し、該第二絶縁層における
導体配線の一部と対応する部分をドライエツチン
グと感光性樹脂を露光させるエツチングとの何れ
か一方により除去して薄膜の一部を露出させた
後、該薄膜の露出した部分をエツチングして前記
導体配線の一部を露出させる第五工程と、第二絶
縁層をめつきレジストとして無電解銅めつき処理
し、第二絶縁層間に導体配線と接続されるスルー
ホール充填用の接続部を第二絶縁層と同一高さの
厚みに形成する第六工程とを有することを特徴と
する多層配線基板の製造方法。 ２ 基板上に導体層と絶縁層とを交互に積層して
多層配線基板の導体配線を形成する多層配線基板
の製造方法において、基板上に、少なくとも二種
類の材質からなると共に最表層がクロムとニツケ
ルとの何れか一方の材質からなる下地金属層を積
層し、かつ該下地金属層を、エツチングにより該
基板の前記導体配線を形成すべき面に所望の配線
パターン形状と略同形状に形成する第一工程と、
基板及び下地金属層上に第一絶縁層を積層し、か
つ該第一絶縁層をドライエツチングと感光性樹脂
を露光させるエツチングとの何れか一方により除
去し、基板上の前記下地金属層を除く位置に所望
形状の第一絶縁層を形成する第二工程と、下地金
属層の前記最表面層において第一絶縁層と接する
面を除く位置をエツチングするエツチング工程
と、前記第一絶縁層をめつきレジストとして無電
解銅めつき処理し、基板における第一絶縁層間の
下地金属層上に、第一絶縁層と同一高さの厚みを
有する導体配線を形成する第三工程と、基板の第
一絶縁層及び導体配線上に対し、無電解銅めつき
時においてその絶縁層との密着性が良好でかつ導
電性を有する材質の薄膜を積層し、かつ該薄膜を
エツチングにより導体配線上に位置させる第四工
程と、基板の第一絶縁層及び薄膜の上にその第一
絶縁層と同材質の第二絶縁層を積層し、該第二絶
縁層における導体配線の一部と対応する部分をド
ライエツチングと感光性樹脂を露光させるエツチ
ングとの何れか一方により除去して薄膜の一部を
露出させた後、該薄膜の露出した部分をエツチン
グして前記導体配線の一部を露出させる第五工程
と、第二絶縁層をめつきレジストとして無電解銅
めつき処理し、第二絶縁層間に導体配線と接続さ
れるスルーホール充填用の接続部を第二絶縁層と
同一高さの厚みに形成する第六工程とを有するこ
とを特徴とする多層配線基板の製造方法。 ３ 前記第一、第二絶縁層は、有機系絶縁層で形
成されていることを特徴とする特許請求の範囲第
１項または第２項記載の多層配線基板の製造方
法。[Claims] 1. A method for manufacturing a multilayer wiring board in which conductive layers and insulating layers are alternately laminated on a substrate to form conductor wiring of a multilayer wiring board, comprising laminating a base metal layer on the substrate, and A first step of forming the base metal layer on the surface of the substrate on which the conductor wiring is to be formed in substantially the same shape as a desired wiring pattern, and laminating a first insulating layer on the substrate and the base metal layer. and removing the first insulating layer by either dry etching or etching that exposes the photosensitive resin to form a first insulating layer in a desired shape at a position on the substrate excluding the underlying metal layer. A conductor wiring having the same height and thickness as the first insulating layer is formed on the base metal layer between the second insulating layers on the board by performing electroless copper plating using the first insulating layer as a plating resist. In the third step of forming, a thin film of a material that has good adhesion to the insulating layer and conductivity during electroless copper plating is laminated on the first insulating layer and the conductor wiring of the substrate, and a fourth step of positioning the thin film on the conductor wiring by etching; laminating a second insulating layer made of the same material as the first insulating layer on the first insulating layer of the substrate and the thin film; After exposing a portion of the thin film by removing a portion corresponding to a portion of the conductor wiring by either dry etching or etching that exposes the photosensitive resin, the exposed portion of the thin film is etched. A fifth step is to expose a part of the conductor wiring, and the second insulating layer is subjected to electroless copper plating using a plating resist, and a connection part for filling the through hole to be connected to the conductor wiring is formed between the second insulating layer. A method for manufacturing a multilayer wiring board, comprising a sixth step of forming the two insulating layers to have the same height and thickness. 2. In a method for manufacturing a multilayer wiring board in which conductive layers and insulating layers are alternately laminated on a substrate to form conductor wiring of a multilayer wiring board, the substrate is made of at least two types of materials and the outermost layer is chromium. A base metal layer made of either one of nickel and nickel is laminated, and the base metal layer is formed by etching on the surface of the substrate on which the conductor wiring is to be formed in substantially the same shape as the desired wiring pattern shape. The first step,
A first insulating layer is laminated on the substrate and the underlying metal layer, and the first insulating layer is removed by either dry etching or etching that exposes the photosensitive resin to remove the underlying metal layer on the substrate. a second step of forming a first insulating layer in a desired shape at a position; an etching step of etching a portion of the outermost layer of the underlying metal layer excluding the surface in contact with the first insulating layer; A third step of performing electroless copper plating treatment as a plating resist to form a conductor wiring having the same height and thickness as the first insulating layer on the base metal layer between the first insulating layers of the substrate; A thin film made of a material that has good adhesion to the insulating layer and is conductive during electroless copper plating is laminated on the insulating layer and the conductor wiring, and the thin film is positioned on the conductor wiring by etching. In the fourth step, a second insulating layer made of the same material as the first insulating layer is laminated on the first insulating layer and thin film of the substrate, and a portion of the second insulating layer corresponding to a part of the conductor wiring is dried. A fifth step of exposing a part of the thin film by removing it by either etching or etching that exposes the photosensitive resin, and then etching the exposed part of the thin film to expose a part of the conductor wiring. Then, electroless copper plating is performed using the second insulating layer as a plating resist, and a connection part for filling a through hole to be connected to a conductor wiring is formed between the second insulating layer to the same height and thickness as the second insulating layer. A method for manufacturing a multilayer wiring board, comprising a sixth step of: 3. The method of manufacturing a multilayer wiring board according to claim 1 or 2, wherein the first and second insulating layers are formed of organic insulating layers.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6497086A JPS62222696A (en) | 1986-03-25 | 1986-03-25 | Manufacture of multilayer printed wiring board |
| US07/281,879 US4963512A (en) | 1986-03-25 | 1988-12-08 | Method for forming conductor layers and method for fabricating multilayer substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6497086A JPS62222696A (en) | 1986-03-25 | 1986-03-25 | Manufacture of multilayer printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62222696A JPS62222696A (en) | 1987-09-30 |
| JPH0587038B2 true JPH0587038B2 (en) | 1993-12-15 |
Family
ID=13273412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6497086A Granted JPS62222696A (en) | 1986-03-25 | 1986-03-25 | Manufacture of multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62222696A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5175256B2 (en) * | 2009-09-30 | 2013-04-03 | ホシデン株式会社 | Capacitive touch panel and manufacturing method thereof |
-
1986
- 1986-03-25 JP JP6497086A patent/JPS62222696A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62222696A (en) | 1987-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457501B1 (en) | Method of manufacturing a multilayer wiring board | |
| JP3630777B2 (en) | Multi-chip module manufacturing method | |
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JP2006100631A (en) | Wiring board and its manufacturing method | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| JPH06268378A (en) | Formation method for via hole of multilayer interconnection board | |
| JPH0587038B2 (en) | ||
| JPH0669351A (en) | Manufacture of contact of multilayer metal interconnection structure | |
| JP2786680B2 (en) | Method for manufacturing semiconductor device | |
| JPH10223759A (en) | Method for formation of multilayer interconnection in semiconductor device | |
| JPH07307550A (en) | Manufacture of electronic component | |
| JP2644847B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JP3215542B2 (en) | Method of manufacturing multilayer thin film wiring board | |
| JP2778885B2 (en) | Multilayer circuit board and method of manufacturing the same | |
| JPH0846357A (en) | Production of thin film ceramic hybrid board | |
| JPH09260560A (en) | Lead frame and its manufacturing method | |
| JP2946102B2 (en) | Pattern formation method | |
| JPH05243217A (en) | Manufacture of semiconductor device | |
| JPS6334928A (en) | Formation of through hole | |
| JPH0587973B2 (en) | ||
| JP2002280451A (en) | Method for forming multilayer wiring | |
| JPH03225894A (en) | Manufacture of printed wiring board | |
| JPH0438157B2 (en) | ||
| JPH08107279A (en) | Manufacture of wiring board |